集成电路的可靠性分析测试结构及其测试方法
【专利摘要】本发明揭示了一种集成电路的可靠性分析测试结构，该测试结构包括：衬底、第一栅极结构、第一金属线结构、第二栅极结构、第二金属线结构以及电介质。本发明还揭示了该测试结构的测试方法，包括：根据所述的测试结构实际形成待测试结构；测试所述第一金属线结构和第二金属线结构之间的电学可靠性。在本发明的测试结构中，所述第一栅极结构与第二栅极结构平行排列，并横跨所述有源区和隔离区上，能准确评估有源区上的通孔与相邻栅极之间电介质的可靠性。
【专利说明】集成电路的可靠性分析测试结构及其测试方法
【技术领域】
[0001]本发明涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种集成电路的可靠性分析测试结构及其测试方法。
【背景技术】
[0002]随着半导体器件特征尺寸的不断缩小，器件之间的隔离区域随之也要进行相应的缩小。传统使用的娃的区域氧化(Localized Oxidat1n of Silicon,简称L0C0S)技术由于采用了场氧化工艺，所以氧化膜的深度以及由于氧化而在隔离区边缘的有源区上产生的鸟嘴效应限制了这一技术的进一步应用。浅槽隔离(Shallow Trench Isolat1n,简称STI)技术则是深亚微米工艺的标准隔离技术。目前0.18 μ m技术成为大规模产品的主流技术。STI是以氮化硅为保护层，通过光刻与刻蚀在硅单晶基板中刻出沟槽，再填入等离子体增强化学气相沉积(PECVD)高密度氧化硅(HDP)作为介电物质，以实现集成电路中器件之间电学隔离的隔离方案。
[0003]如图1所示，在现有技术中的，浅槽隔离会在有源区与隔离区过渡的隔离区角落上形成向下凹陷的形状(如图1中圆形区域所示)，称作边沟(divot)。边沟深度会影响在其附近的半导体(MOS)器件特征，由于边沟的形成而导致在这个部分填入的多晶硅在有源区的侧墙形成反型层而导致寄生的电流通路，进而影响器件的电学特征。
[0004]但是，现有技术中并没有刻意准确评估边沟对浅槽隔离可靠性影响的结构。因此，如何提供一种集成电路的可靠性分析测试结构及其测试方法，能准确评估边沟对浅槽隔离可靠性的影响，已成为本领域技术人员需要解决的问题。
【发明内容】
[0005]本发明的目的在于，提供一种集成电路的可靠性分析测试结构及其测试方法，能准确评估边沟对浅槽隔离可靠性的影响。
[0006]为解决上述技术问题，本发明提供一种集成电路的可靠性分析测试结构，包括:
[0007]衬底，包含至少一有源区和至少一隔离区，所述有源区和隔离区平行排列；
[0008]至少一第一栅极结构，位于所述衬底上，所述至少一第一栅极结构横跨所述有源区和隔离区上；
[0009]第一金属线结构，通过第一通孔与所述至少一第一栅极结构连接；
[0010]至少一第二栅极结构，位于所述衬底上，所述至少一第二栅极结构横跨所述有源区和隔离区上，并与所述至少一第一栅极结构平行排列；
[0011]第二金属线结构，通过第二通孔与所述至少一第二栅极结构连接；
[0012]电介质，所述衬底、第一栅极结构、第一通孔、第二栅极结构和第二通孔通过所述电介质绝缘间隔。
[0013]进一步的，在所述集成电路的可靠性分析测试结构中，所述集成电路的可靠性分析测试结构包括两个以上所述第一栅极结构和两个以上所述第二栅极结构，所述第一栅极结构和第二栅极结构交错排列。
[0014]进一步的，在所述集成电路的可靠性分析测试结构中，所述第一金属线结构和第二金属线结构均为一条金属连接线，所述第一金属线结构与第一栅极结构相垂直，所述第二金属线结构与第二栅极结构相垂直，所述第一金属线结构和第二金属线结构分别位于所述第一栅极结构和第二栅极结构的两侧。
[0015]进一步的，在所述集成电路的可靠性分析测试结构中，所述测试结构还包括第一垫片和第二垫片，其中，所述第一金属线结构的一端和所述第一垫片连接，所述第二金属线结构的一端和所述第二垫片连接，所述第一垫片和第二垫片用于分别为所述第一金属线结构和第二金属线结构传递电信号。
[0016]进一步的，在所述集成电路的可靠性分析测试结构中，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构。
[0017]进一步的，在所述集成电路的可靠性分析测试结构中，所述第三金属线结构位于第一金属互连层。
[0018]进一步的，在所述集成电路的可靠性分析测试结构中，所述测试结构还包括第三垫片，所述第三金属线结构的一端和所述第三垫片连接，所述第三垫片用于为所述第三金属线结构传递电信号。
[0019]进一步的，在所述集成电路的可靠性分析测试结构中，所述第一金属线结构和第二金属线结构均位于第一金属互连层。
[0020]进一步的，本发明还提供一种集成电路中可靠性分析的测试方法，包括:
[0021]根据如上所述的测试结构实际形成待测试结构；
[0022]测试所述第一金属线结构和第二金属线结构之间的电学可靠性。
[0023]进一步的，在所述集成电路中可靠性分析的测试方法中，所述测试所述第一金属线结构和第二金属线结构之间的电学可靠性的步骤包括:
[0024]在所述第一金属线结构和第二金属线结构之间施加电压，测量所述第一金属线结构和第二金属线结构之间电流；或，在所述第一金属线结构和第二金属线结构之间施加电流，测量所述第一金属线结构和第二金属线结构之间的电压。
[0025]进一步的，在所述集成电路中可靠性分析的测试方法中，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构；所述集成电路中可靠性分析的测试方法还包括:
[0026]测试所述第一金属线结构和第三金属线结构之间的电学可靠性；或/和，测试所述第二金属线结构和第三金属线结构之间的电学可靠性。
[0027]与现有技术相比，本发明提供的集成电路的可靠性分析测试结构及其测试方法具有以下优点:
[0028]1、在本发明提供的集成电路的可靠性分析测试结构及其测试方法中，所述第一栅极结构与第二栅极结构平行排列，并横跨所述有源区和隔离区上，与现有技术相比，当对该测试结构进行测试时，可以通过测试所述第一金属线结构和第二金属线结构是否导电联通，来判断所述隔离区角落上的边沟是否引起所述第一栅极结构与第二栅极结构的导通，从而可以准确评估边沟对浅槽隔离可靠性的影响。
[0029]2、在本发明提供的集成电路的可靠性分析测试结构及其测试方法中，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构，当对该测试结构进行测试时，可以通过测试所述第一金属线结构和第三金属线结构是否导电联通，或测试所述第二金属线结构和第三金属线结构是否导电联通，来判断所述第三通孔是否与所述第一栅极结构或第二栅极结构之间导通，从而可以准确评估通孔覆盖的可靠性。
【专利附图】
【附图说明】
[0030]图1为现实结构中浅槽隔离中边沟的扫描电子图片；
[0031]图2为本发明一实施例中集成电路的可靠性分析测试结构的俯视图；
[0032]图3为图2沿剖开线A-A’的剖面图；
[0033]图4为本发明一实施例中集成电路的可靠性分析测试结构的测试方法的流程图；
[0034]图5为本发明一实施例中集成电路的可靠性分析测试结构的测试方法中的电流示意图；
[0035]图6为本发明另一实施例中集成电路的可靠性分析测试结构的俯视图；
[0036]图7为图6沿剖开线B-B’的剖面图；
[0037]图8为本发明另一实施例中集成电路的可靠性分析测试结构的测试方法中的电流示意图。
【具体实施方式】
[0038]下面将结合示意图对本发明的集成电路的可靠性分析测试结构及其测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0039]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0040]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0041]本发明的核心思想在于，提供一种集成电路的可靠性分析测试结构及其测试方法，集成电路的可靠性分析测试结构包括衬底、第一栅极结构、第一金属线结构、第二栅极结构、第二金属线结构以及电介质，所述第一栅极结构与第二栅极结构平行排列，并横跨所述有源区和隔离区上，可以通过测试所述第一金属线结构和第二金属线结构是否导电联通，来判断所述隔离区角落上的边沟是否引起所述第一栅极结构与第二栅极结构的导通，从而可以准确评估边沟对浅槽隔离可靠性的影响。
[0042]结合上述核心思想，本发明提供一种集成电路的可靠性分析测试结构，包括:
[0043]衬底，包含至少一有源区和至少一隔离区，所述有源区和隔离区平行排列；
[0044]至少一第一栅极结构，位于所述衬底上，所述至少一第一栅极结构横跨所述有源区和隔离区上；
[0045]第一金属线结构，通过第一通孔与所述至少一第一栅极结构连接；
[0046]至少一第二栅极结构，位于所述衬底上，所述至少一第二栅极结构横跨所述有源区和隔离区上，并与所述至少一第一栅极结构平行排列；
[0047]第二金属线结构，通过第二通孔与所述至少一第二栅极结构连接；
[0048]电介质，所述衬底、第一栅极结构、第一通孔、第二栅极结构和第二通孔通过所述电介质绝缘间隔。
[0049]进一步，结合上述集成电路的可靠性分析测试结构，本发明还提供了一种测试方法，包括以下步骤:
[0050]步骤S01，根据所述的测试结构实际形成待测试结构；
[0051]步骤S02，测试所述第一金属线结构和第二金属线结构之间的电学可靠性。
[0052]以下列举所述集成电路中介质击穿可靠性分析的测试结构及其测试方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0053]【第一实施例】
[0054]本第一实施例中，测试结构I包含一个第一栅极结构和一个第二栅极结构。以下请参考图2-图3具体说明所述集成电路的可靠性分析测试结构，其中，图2为本发明一实施例中集成电路的可靠性分析测试结构的俯视图，图3为图2沿剖开线A-A’的剖面图，所述电介质140为本领域公知的技术常识，所以为了清楚地说明本实施例的结构，在图2中省略显示所述电介质140,仅在图3中清楚示出。
[0055]如图2所示，所述衬底100包含有源区101和隔离区102，其中，有源区101和隔离区102的形状、大小、数量和排列方式不做具体的限制，取决于电路设计(Design)的方式，例如在本实施例中，所述有源区101和隔离区102各只有一个，所述有源区101和隔离区102平行排列，隔离区102为浅槽隔离(shallow trench isolat1n,简称STI)。所述有源区101与隔离区102过渡的隔离区102角落上形成有边沟103，如图3所示。在本实施例中，衬底100的材料以及有源区101的注入离子等亦不做具体限制，一般衬底100的材料可选硅、砷化镓、氮化镓等，有源区101的注入离子一般为N型或P型。在本实施例中，衬底100还可以包括其它器件，如PM0S、二极管等，在此不一一详述。
[0056]所述第一栅极结构111和第二栅极结构112位于所述衬底100上，所述第一栅极结构111和第二栅极结构112分别横跨所述有源区101与隔离区102上，所述第一栅极结构111和第二栅极结构112平行排列。所述第一金属线结构131通过第一通孔121与所述第一栅极结构111连接，所述第二金属线结构132通过第二通孔122与所述第二栅极结构112连接。在本实施例中，所述第一金属线结构131和第二金属线结构132的形状、大小排列方式不做具体的限制，取决于电路设计(Design)的方式，如，所述第一金属线结构131和第二金属线结构132的形状均为条形，但，所述第一金属线结构131和第二金属线结构132的形状还可以为弓形等，所述第一栅极结构111、第二栅极结构112、第一通孔121、第二通孔122、第一金属线结构131和第二金属线结构132的材料亦不做具体限制，一般所述第一栅极结构111、第二栅极结构112的材料可选多晶硅、金属等，第一通孔121、第二通孔122的材料一般为钨、钛或氮化钛等，第一金属线结构131和第二金属线结构132—般为铜或铝等，第一金属线结构131和第二金属线结构第二金属线结构132可以位于第一金属互连层，也可以位于第二金属互连层等，在本实施例中，所述第一金属线结构131和第二金属线结构第二金属线结构132均位于第一金属互连层。
[0057]较佳的，所述测试结构I还包括第一垫片和第二垫片，其中，所述第一金属线结构131的一端和所述第一垫片连接，所述第二金属线结构132的一端和所述第二垫片连接，所述第一垫片和第二垫片用于分别为所述第一金属线结构131和第二金属线结构132传递电信号，在图2和图3中，所述第一垫片和第二垫片未具体示出。
[0058]电介质140用于将所述衬底100、第一栅极结构131、第一通孔121、第二栅极结构132和第二通孔122之间的电绝缘间隔，如图3所示。电介质140为本领域的常规设计，其材料不做限制。
[0059]以下结合图4和图5具体说明本实施例中集成电路的可靠性分析测试结构的测试方法。其中，图4为本发明一实施例中集成电路的可靠性分析测试结构的测试方法的流程图，图5为本发明一实施例中集成电路的可靠性分析测试结构的测试方法中的电流示意图。
[0060]首先，进行步骤S01，根据如上所述的测试结构实际形成待测试结构。
[0061]然后，进行步骤S02，测试所述第一金属线结构131和第二金属线结构132之间的电学可靠性。其中，在本实施例中，在所述第一金属线结构131和第二金属线结构132之间施加电压，测量所述第一金属线结构131和第二金属线结构132之间电流，以测试所述第一金属线结构131和第二金属线结构132之间的电学可靠性。如图5所示，如果所述第一金属线结构131和第二金属线结构132之间具有电流，则所述第一金属线结构131和第二金属线结构132之间导通，则说明所述隔离区102角落上的边沟103引起所述第一栅极结构111与第二栅极结构112的导通，从而说明边沟103对浅槽隔离的可靠性造成影响。
[0062]另外，还可以在所述第一金属线结构131和第二金属线结构132之间施加电流，测量所述第一金属线结构131和第二金属线结构132之间的电压，以测试所述第一金属线结构131和第二金属线结构132之间的电学可靠性。如果所述第一金属线结构131和第二金属线结构132之间具有电压较低，则所述第一金属线结构131和第二金属线结构132之间导通，则说明所述隔离区102角落上的边沟103引起所述第一栅极结构111与第二栅极结构112的导通，从而说明边沟103对浅槽隔离的可靠性造成影响。
[0063]【第二实施例】
[0064]以下请参考图6，图6为本发明另一实施例中集成电路的可靠性分析测试结构的俯视图，图7为图6沿剖开线B-B’的剖面图，在图中，相同的参考标号表示等同于图1-图5中的标号。第二实施例在第一实施例的基础上，区别在于，所述集成电路的可靠性分析测试结构2包括两个所述第一栅极结构111和两个所述第二栅极结构112，所述第一栅极结构111和第二栅极结构112交错排列。
[0065]较佳的，所述第一金属线结构131和第二金属线结构132均为一条金属连接线，所述第一金属线结构131与第一栅极结构111相垂直，所述第二金属线结构132与第二栅极结构112相垂直，所述第一金属线结构131和第二金属线结构132分别位于所述第一栅极结构111和第二栅极结构112的两侧，如图6所示，可以节约版图空间，但是所述第一金属线结构131和第二金属线结构132的位置不做具体限制，具体取决于电路设计的方式。
[0066]本实施例中的所述测试结构2还具有至少一第三通孔123，所述第三通孔123位于所述第一栅极结构111和第二栅极结构112之间，所述第三通孔123的一端连接所述有源区101，另一端连接一第三金属线结构133，如图7所示。在本实施例中，由于所述测试结构2包括两个所述第一栅极结构111和两个所述第二栅极结构112，所以，所述第三金属线结构133呈梳形，所述第三通孔123的另一端连接所述梳形的齿部，如图6所示，但所述第三通孔123的数量、所述第三金属线结构133的形状不作具体限制。
[0067]其中，所述第三金属线结构133可以位于第一金属互连层，也可以位于第二金属互连层等，在本实施例中，所述第三金属线结构133位于第一金属互连层。较佳的，所述测试结构2还包括第三垫片，所述第三金属线结构133的一端和所述第三垫片连接，所述第三垫片用于为所述第三金属线结构133传递电信号，在图6和图7中，所述第三垫片未具体示出。
[0068]由于在本实施例中还包括所述第三通孔123，所以，在本实施例的集成电路的可靠性分析测试结构2的测试方法中，还包括:测试所述第一金属线结构131和第三金属线结构133之间的电学可靠性；或/和，测试所述第二金属线结构132和第三金属线结构133之间的电学可靠性，以检测通孔覆盖的可靠性。
[0069]具体的，在图8中，以测试所述第一金属线结构131和第三金属线结构133之间的电学可靠性说明。如图8所示，如果所述第一金属线结构131和第三金属线结构133之间具有电流，则所述第一金属线结构131和第三金属线结构133之间导通，则说明所述第一栅极结构111与所述第三通孔123之间导通，从而说明通孔覆盖对器件的可靠性造成影响。
[0070]本发明并不限于以上实施例，例如所述集成电路的可靠性分析测试结构中所述第一栅极结构和所述第二栅极结构的数量可以均大于两个，具体不做限制。
[0071]综上所述，本发明提供一种集成电路的可靠性分析测试结构及其测试方法，集成电路的可靠性分析测试结构包括衬底、第一栅极结构、第一金属线结构、第二栅极结构、第二金属线结构以及电介质，所述第一栅极结构与第二栅极结构平行排列，并横跨所述有源区和隔离区上。与现有技术相比，本发明提供的含有偏压温度不稳定性测试电路具有以下优点:
[0072]1、在本发明提供的集成电路的可靠性分析测试结构及其测试方法中，所述第一栅极结构与第二栅极结构平行排列，并横跨所述有源区和隔离区上，与现有技术相比，当对该测试结构进行测试时，可以通过测试所述第一金属线结构和第二金属线结构是否导电联通，来判断所述隔离区角落上的边沟是否引起所述第一栅极结构与第二栅极结构的导通，从而可以准确评估边沟对浅槽隔离可靠性的影响。
[0073]2、在本发明提供的集成电路的可靠性分析测试结构及其测试方法中，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构，当对该测试结构进行测试时，可以通过测试所述第一金属线结构和第三金属线结构是否导电联通，或测试所述第二金属线结构和第三金属线结构是否导电联通，来判断所述第三通孔是否与所述第一栅极结构或第二栅极结构之间导通，从而可以准确评估通孔覆盖的可靠性。
[0074]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种集成电路的可靠性分析测试结构，包括: 衬底，包含至少一有源区和至少一隔离区，所述有源区和隔离区平行排列； 至少一第一栅极结构，位于所述衬底上，所述至少一第一栅极结构横跨所述有源区和隔离区上； 第一金属线结构，通过第一通孔与所述至少一第一栅极结构连接； 至少一第二栅极结构，位于所述衬底上，所述至少一第二栅极结构横跨所述有源区和隔离区上，并与所述至少一第一栅极结构平行排列； 第二金属线结构，通过第二通孔与所述至少一第二栅极结构连接； 电介质，所述衬底、第一栅极结构、第一通孔、第二栅极结构和第二通孔通过所述电介质绝缘间隔。
2.如权利要求1所述的集成电路的可靠性分析测试结构，其特征在于，所述集成电路的可靠性分析测试结构包括两个以上所述第一栅极结构和两个以上所述第二栅极结构，所述第一栅极结构和第二栅极结构交错排列。
3.如权利要求2所述的集成电路的可靠性分析测试结构，其特征在于，所述第一金属线结构和第二金属线结构均为一条金属连接线，所述第一金属线结构与第一栅极结构相垂直，所述第二金属线结构与第二栅极结构相垂直，所述第一金属线结构和第二金属线结构分别位于所述第一栅极结构和第二栅极结构的两侧。
4.如权利要求1所述的集成电路的可靠性分析测试结构，其特征在于，所述测试结构还包括第一垫片和第二垫片，其中，所述第一金属线结构的一端和所述第一垫片连接，所述第二金属线结构的一端和所述第二垫片连接，所述第一垫片和第二垫片用于分别为所述第一金属线结构和第二金属线结构传递电信号。
5.如权利要求1-4中任意一项所述的集成电路的可靠性分析测试结构，其特征在于，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构。
6.如权利要求5所述的集成电路的可靠性分析测试结构，其特征在于，所述第三金属线结构位于第一金属互连层。
7.如权利要求5所述的集成电路的可靠性分析测试结构，其特征在于，所述测试结构还包括第三垫片，所述第三金属线结构的一端和所述第三垫片连接，所述第三垫片用于为所述第三金属线结构传递电信号。
8.如权利要求1所述的集成电路的可靠性分析测试结构，其特征在于，所述第一金属线结构和第二金属线结构均位于第一金属互连层。
9.一种集成电路中可靠性分析的测试方法，包括: 根据如权利要求1所述的测试结构实际形成待测试结构； 测试所述第一金属线结构和第二金属线结构之间的电学可靠性。
10.如权利要求9所述的集成电路中可靠性分析的测试方法，其特征在于，所述测试所述第一金属线结构和第二金属线结构之间的电学可靠性的步骤包括: 在所述第一金属线结构和第二金属线结构之间施加电压，测量所述第一金属线结构和第二金属线结构之间电流；或，在所述第一金属线结构和第二金属线结构之间施加电流，测量所述第一金属线结构和第二金属线结构之间的电压。
11.如权利要求9或10所述的集成电路中可靠性分析的测试方法，其特征在于，所述集成电路的可靠性分析测试结构还具有至少一第三通孔，所述第三通孔位于所述第一栅极结构和第二栅极结构之间，所述第三通孔的一端连接所述有源区，另一端连接一第三金属线结构；所述集成电路中可靠性分析的测试方法还包括: 测试所述第一金属线结构和第三金属线结构之间的电学可靠性；或/和，测试所述第二金属线结构和第三金属线结构之间的电学可靠性。
【文档编号】G01R31/26GK104465616SQ201310435704
【公开日】2015年3月25日 申请日期:2013年9月23日 优先权日:2013年9月23日
【发明者】钟怡 申请人:中芯国际集成电路制造(上海)有限公司