一种内层电介质可靠性测试结构的制作方法
【技术领域】
[0001]本实用新型涉及半导体可靠性测试技术领域，特别是涉及一种内层电介质可靠性测试结构。
【背景技术】
[0002]在半导体器件结构中，内层电介质(Inter Layer Dielectric，ILD)是指导电材料间的绝缘层，一般由二氧化硅等非导电性材料组成，其作用是使不同的电路结构之间相互隔离。内层电介质的性质对于半导体器件的性能是至关重要的，通常要求其具有良好的抗击穿性能。
[0003]如图1和图2为现在技术中常用于第一多晶硅与第二多晶硅之间电介质可靠性测试的结构，其中图1为俯视图，图2为图1沿AA’方向的剖视图。该测试结构包括:梳状的第一多晶硅I和梳状的第二多晶硅2，所述梳状的第一多晶硅I和第二多晶硅2相互交错，构成互不接触的指叉式结构；所述第一多晶硅I和第二多晶硅2之间是内层电介质4，用来隔离所述第一多晶硅I和第二多晶硅2，所述测试结构制作在衬底3表面，所述第一多晶硅I的一端连接至同一个焊垫，所述第二多晶硅2连接至另一个焊垫。在需要对内层电介质层进行可靠性测试时，将电信号分别接到两个焊垫上即可。
[0004]但是该测试结构只能用于测试第一多晶硅和第二多晶硅之间的电介质的可靠性，实际上，在半导体制造工艺期间，会出现各种各样失效的情况，不仅仅局限于第一多晶硅和第二多晶硅之间的电介质，还可能出现在其他位置，例如第一多晶硅剥离工艺引起的残留会导致第一多晶硅和第一多晶硅之间的桥连、第二多晶硅剥离工艺引起的残留会导致第二多晶硅和第二多晶硅之间的桥连、以及金属抛光工艺可能引起金属和金属之间的桥连等等。另外，在实际器件当中，第二多晶硅一般尺寸较短，用于局部互连，而现有测试结构中第二多晶硅是长条金属线，并不能完全模拟器件中第二多晶硅的实际情况。
[0005]因此，提供一种新型的内层电介质可靠性测试结构实属必要。
【实用新型内容】
[0006]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种内层电介质可靠性测试结构，用于解决现有技术中测试结构不能用于第一多晶硅与第一多晶硅、第二多晶硅与第二多晶硅、金属线与金属线等之间的内层电介质可靠性测试的问题。
[0007]为实现上述目的及其他相关目的，本实用新型提供一种内层电介质可靠性测试结构，所述测试结构至少包括第一子测试结构和第二子测试结构；
[0008]所述第一子测试结构包括若干纵向排列的第一多晶娃，所述纵向排列的第一多晶硅与第一多晶硅之间设置有若干横向排列的第二多晶硅；
[0009]所述第二子测试结构包括一列纵向排列的第一多晶娃、与该列第一多晶娃相连的若干条横向第一多晶硅，每一行横向第一多晶硅与第一多晶硅之间设置有若干第二多晶娃;
[0010]所述第二子测试结构中的第二多晶硅在纵向方向上分别与所述第一子测试结构中的第一多晶硅、第二多晶硅对齐；
[0011]所述第一子测试结构的第一多晶硅、与所述第一子测试结构的第一多晶硅对齐的所述第二子测试结构中的第二多晶硅均通过通孔金属与第一金属线电连；
[0012]所述第二子测试结构中纵向排列的第一多晶硅、所述第一子测试结构的第二多晶硅、与所述第一子测试结构中第二多晶硅对齐的所述第二子测试结构中的第二多晶硅均通过通孔金属与第二金属线电连。
[0013]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述第一子测试结构与第二子测试结构之间、第一子测试结构内部、第二子测试结构内部均通过内层电介质隔离绝缘。
[0014]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述第一多晶硅与相邻第二多晶硅之间的内层电介质为侧墙结构。
[0015]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述内层电介质材料为S12。
[0016]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述第一金属线和第二金属线分别通过测试焊垫与外界电信号连接。
[0017]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述测试结构还包括衬底，所述第一子测试结构和第二子测试结构制作在所述衬底表面。
[0018]作为本实用新型内层电介质可靠性测试结构的一种优化的结构，所述第一子测试结构和第二子测试结构制作在所述衬底中的浅沟槽隔离结构表面。
[0019]如上所述，本实用新型的内层电介质可靠性测试结构，包括:第一子测试结构和第二子测试结构；所述第一子测试结构包括若干纵向排列的第一多晶硅，所述纵向排列的第一多晶硅与第一多晶硅之间设置有若干横向排列的第二多晶硅；所述第二子测试结构包括一列纵向排列的第一多晶硅、与该列第一多晶硅相连的若干条横向第一多晶硅，每一行横向第一多晶硅与第一多晶硅之间设置有若干第二多晶硅；所述第二子测试结构中的第二多晶硅在纵向方向上分别与所述第一子测试结构中的第一多晶硅、第二多晶硅对齐；所述第一子测试结构的第一多晶硅、与所述第一子测试结构的第一多晶硅对齐的所述第二子测试结构中的第二多晶硅均通过通孔金属与第一金属线电连；所述第二子测试结构中纵向排列的第一多晶硅、所述第一子测试结构的第二多晶硅、与所述第一子测试结构中第二多晶硅对齐的所述第二子测试结构中的第二多晶硅均通过通孔金属与第二金属线电连。本实用新型测试结构中的第二多晶硅尺寸更短小，可以更加真实的模拟实际器件的结构，该结构可以不仅可以用于第一多晶硅与第二多晶硅之间电介质可靠性的测试，还可以用于第一多晶硅与第一多晶硅之间、第二多晶硅与第二多晶硅之间、金属线之间、以及通孔金属之间电介质可靠性的测试。
【附图说明】
[0020]图1为现有技术中内层电介质可靠性测试结构俯视图。
[0021]图2为本图1沿AA’方向的剖视图。
[0022]图3为本实用新型中内层电介质可靠性测试结构俯视图。
[0023]图4为本图3沿BB’方向的剖视图。
[0024]图5为本图3沿CC’方向的剖视图。
[0025]元件标号说明
[0026]10第一子测试结构
[0027]20第二子测试结构
[0028]1，101，2011，2012 第一多晶硅
[0029]2, 102, 202第二多晶硅
[0030]3衬底
[0031]4侧墙结构
[0032]51第一金属线
[0033]52第二金属线
[0034]6通孔金属
【具体实施方式】
[0035]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0036]请参阅图3至图5。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
[0037]本实用新型提供一种内层电介质可靠性测试结构，如图3?图5所示，所述测试结构至少包括第一子测试结构10和第二子测试结构20。
[0038]其中，附图3所示为本实施例提供的测试结构的俯视图，附图4为附图3沿向的剖视图，附图4为附图3沿CC’方向的剖视图。
[0039]所述第一子测试结构10包括若干纵向排列的第一多晶娃101，所述纵向排列的第一多晶硅101与第一多晶硅101之间设置有若干横向排列的第二多晶硅102。在所述第一子测试结构10中，所述第二多晶硅102的长度与现