一种双极线性稳压器全芯片ESD保护结构的制作方法

本实用新型涉及集成电路技术领域，具体为一种双极线性稳压器全芯片 ESD保护结构。

背景技术：

目前主流应用的双极低压差线性稳压电源带使能控制、错误标示输出，其结构如图1所示，该电路结构相较三端端稳压器，在偏置电路中引入使能控制电路，使能端的电源电压可高于电源电压，也可低于电源电压；增加了错误标示电路，当电路出现欠压、过温、过流等问题时，输出为高电平，正常输出低电平；为了实现高精度，将反馈分压电阻以片外厚膜电阻的方式实现。这些技术的引入具有以下优点：系统应用时可采用数字脉冲(TTL输出或CMOS输出)控制低压差线性稳压电源工作状态(工作或关断)，实现低功耗设计；当电路出现故障模式时，系统可根据错误标示端的信号关断线性稳压电源；一方面以混合集成电路的形式集成芯片、厚膜反馈电阻，实现高精度输出，另一方面用户外接高精度反馈电阻，可灵活实现所需的高精度输出电压。在主流应用的双极线性稳压电源结构中，由于使能端、错误标示端、可调端口出现在电路外引脚，且使能端的电压可能大于等于电源电压，也有可能小于等于电源电压，故使能端与电源端口及其它端口ESD设计难度增加；同时错误标示端、可调端出现在电路外引脚，整个芯片各端口的 ESD保护设计复杂化。

技术实现要素：

针对现有技术中存在的问题，本实用新型提供一种双极线性稳压器全芯片ESD保护结构，为一种全芯片ESD设计架构，在正常状态下，能够保证 IO端口相互隔离，可实现双电源电压ESD保护，最大程度建立全芯片ESD 泄流通路，提高双极低压差线性稳压电源的全芯片ESD防护能力。

本实用新型是通过以下技术方案来实现：

一种双极线性稳压器全芯片ESD保护结构，包括连接在芯片各端口的 SCR静电结构单元；所述的SCR静电结构单元包括衬底PNP结构的晶体三极管Q1，以及构成SCR电路的晶体三极管Q2、晶体三极管Q3、电阻Rj 和电阻Rb；晶体三极管Q1发射极接IO端口，集电极自然接地，基极为 SCR静电结构单元的输入输出端口B；晶体三极管Q2发射极与电阻Rj一端均连接SCR静电结构输入输出端口B，基极接电阻Rj另一端和晶体三极管Q3的集电极，晶体三极管Q2集电极接晶体三极管Q3的基极和电阻Rb 电阻的一端；晶体三极管Q3发射极与电阻Rb另一端接SCR静电结构单元的IO端口。

优选的，所述稳压器全芯片的每个端口上分别连接SCR静电结构单元，所有SCR静电结构单元的IO端口分别为对应的稳压器全芯片的各端口，每个 SCR静电结构单元的输入输出端口B相互连接形成各端口ESD保护网络。

优选的，5个SCR静电结构单元分别连接在稳压器的Vin、OUT、 Flag、Enable和GND端口上形成各端口ESD保护网络；5个SCR静电结构单元的IO端口分别为对应的Vin、OUT、Flag、Enable和GND端口，每个 SCR静电结构单元的输入输出端口B相互连接。

优选的，晶体三极管Q2采用横向PNP。

优选的，晶体三极管Q3采用纵向NPN。

优选的，电阻Rj采用基区夹层电阻。

优选的，电阻Rb采用基区电阻。

与现有技术相比，本实用新型具有以下有益的技术效果：

本实用新型根据双极晶体管的特性，利用SCR电路结构与衬底PNP的特性，构建一种SCR静电结构单元，采用该结构建立线性稳压电源全芯片静电保护网络结构。在SCR静电结构单元中，晶体三极管Q1采用衬底PNP，其集电极接地，所以任意两个端口之间均通过一对背靠背二极管隔离，故使能端口、输入电源端口可采用双电源供电，使能端口电源电压可大于输入电源端口电压，也可小于输入电源端口电压。从而提供一种双电源供给条件下的带使能端、错误标示端、可调端低压差线性稳压电源IO中ESD 保护结构，该全芯片ESD保护结构不但能保证芯片各端口之间电气相互隔离，又能有效提高全芯片ESD泄流能力，同时可广泛应用于其它双极或 BCD工艺电路。能够实现了低压差线性稳压电源各端口之间的ESD保护，抗静电能力大于4000V，其电路简洁，不影响原有电路的正常工作，

进一步的，通过将SCR静电结构单元扩展到其它电路端口，形成全局 ESD保护网络，全方位的实现了对稳压器全芯片的保护。

附图说明

图1为现有技术中主流应用的低压差线性稳压电源电路结构示意图。

图2为本实用新型实例中所述的SCR静电保护电路单元示意图。

图3为本实用新型实例中所述的线性稳压电源全芯片ESD保护电路示意图。

图4为本实用新型实例中所述的线性稳压电源全芯片ESD保护等效电路示意图。

图5为本实用新型实例中所述的Enable端口、Flag端口ESD泄流通路示意图。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明，所述是对本实用新型的解释而不是限定。

本实用新型提供的双电源电压全芯片ESD保护结构，可保证芯片双电源供电，实现IO之间相互隔离，最大限度建立全芯片ESD泄流通路，提高低压差线性稳压电源芯片的全芯片ESD防护能力，可广泛应用于其它双极或BCD工艺电路全芯片ESD保护。根据双极器件的特性，利用SCR电路结构与衬底PNP的特性，构建一种SCR静电结构单元A，采用该结构建立线性稳压电源全芯片静电保护网络。

在SCR静电结构单元A中，利用衬底PNP集电极接地的特性，Q1采用衬底PNP，其发射极接IO端口，集电极自然接地，基极为SCR静电结构输入输出端口B；Q2、Q3、Rj、Rb构成SCR电路，Q2采用横向PNP，其发射极与Rj一端也接SCR静电结构输入输出端口B，Q2基极接Rj电阻另一端和Q3的集电极，Q2集电极接Q3的基极和Rb电阻的一端，Rj采用基区夹层电阻；Q3采用纵向NPN，其发射极与Rb另一端接SCR静电结构单元A的IO端口，Rb采用基区电阻。

利用SCR静电结构单元A构建低压差线性稳压电源各端口ESD保护网络：采用5个SCR静电结构单元A，实现低压差线性稳压电源Vin、 OUT、Flag、Enable、GND端口的各端口ESD保护网络，5个SCR静电结构单元A的IO分别为Vin、OUT、Flag、Enable、GND端口，每个SCR静电结构单元A的输入输出端口B连在一起。

首先，说明本实用新型所提供的线性稳压电源全芯片ESD保护结构和应用条件：

(一)单元结构

如图2所示，SCR静电结构单元A，利用衬底PNP集电极接地的特性，Q1采用衬底PNP，其发射区面积为24μm×24μm，其发射极接IO端口，集电极自然接地，基极为该静电结构输入输出端口B；Q2、Q3、Rj、 Rb构成SCR电路，Q2采用横向PNP，其发射区面积为32μm×32μm，其发射极与Rj一端也接该静电结构输入输出端口B，Q2基极接Rj电阻另一端和Q3的集电极，Q2集电极接Q3的基极和Rb电阻的一端，Rj采用基区夹层电阻，Rj的长宽比为32μm：12μm；Q3采用纵向NPN，其发射区面积为110μm×60μm，其发射极与Rb一端接该静电结构单元A的IO端口，Rb采用基区电阻，Rb的长宽比为24μm：80μm。

如图3所示，采用5个SCR静电结构单元A，分别为A1、A2、A3、 A4、A5，实现低压差线性稳压电源Vin、OUT、Flag、Enable、GND端口的各端口ESD保护网络，5个SCR静电结构单元A的IO分别为Vin、 OUT、Flag、Enable、GND端口，每个SCR静电结构单元A的输入输出端口B连在一起，实现全芯片ESD保护网络。

(二)应用条件

应用该静电保护网络的芯片工作电源电压范围为2.4V～26V；使能端口工作电源电压范围为2.4V～26V，使能端口电压可大于等于电源电压，也可小于等于电源电压；该结构可应用于双极或BCD工艺电路IO端口ESD保护。

其次，结合本实用新型具体实施例进一步详细说明，但本实用新型包括但不限于以下实施例。

实施例1

基于2um 40V标准双极工艺技术，全芯片中的工作电源电压为工作电源的为2.5V～26V，由于采用该静电保护结构，该静电结构中Q1晶体管集电极接地，电路正常工作时，Q1晶体管可等效一个二极管D1，所以电路正常工作时任意两个端口之间均存在一对背靠背二极管，全芯片ESD等效保护网络如图4所示，按照该实用新型方案，故使能端口电压可大于等于电源电压，也可小于等于电源电压，使能端口工作电压范围为2.5V～26V，同时实现各端口之间相互隔离。

当任意两个端口ESD事件发生时，按照常规低压差线性稳压电源中的 ESD保护(仅依靠寄生结构进行ESD保护)，其Enable端口、Flag端口、 ADJ端口电应力发生时，不能形成ESD泄放回路，引起电路内部器件烧毁失效。然而采用该实用新型全局ESD保护网络后，以Enable端口、Flag端口为例说明，若Enable端口为高压，Flag端口为低压，如图5所示，其中典型ESD电流泄放路径如下：ESD电流通过区域A1区域Q1的EB结，公共点B，A2区域Q2、Q3、Rj、Rb组成的SCR结构，Flag端口；若Enable 端口为低压，Flag端口为高压，电流方向则相反。其余任意两个端口之间的 ESD电流泄放与Enable端口、Flag端口情况类似，不再重述。

实验结果表示，基于该实用新型设计的双极线性稳压器全芯片，全芯片 ESD防护能力在HBM条件下可达4000V标准，远高于常规ESD布局条件下的线性稳压器ESD性能指标。

以上所述仅为本实用新型的较佳实施例，凡依本实用新型权利要求范围所做的均等变化与修饰，皆应属本实用新型权利要求的涵盖范围。