用于系统级封装的硅通孔转接板的制作方法

本实用新型属半导体集成电路技术领域，特别涉及一种用于系统级封装的硅通孔转接板。

背景技术：

随着半导体器件特征尺寸的不断缩小，摩尔定律越来越难以为继。特别是近年来，随着超越摩尔定律的提出，系统级封装成为半导体产业未来发展的主流方向之一。基于硅通孔(Through-Silicon Via，简称TSV)技术的系统级封装因具有高集成密度、低信号延迟、低功耗等优点，成为学术界和工业界研究的热点。目前，业内公认对半导体元件进行三维堆叠并布线的3D技术难点重重，在半导体元件和封装基板之间引入转接板的2.5D封装技术是可以使芯片继续沿着摩尔定律的蓝图向前发展的重要技术之一。

另一方面，在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-Static Discharge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。

技术实现要素：

为了提高TSV工艺的系统级封装的抗静电能力，本实用新型提供了一种用于系统级封装的硅通孔转接板；本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型的实施例提供了一种用于系统级封装的硅通孔转接板，包括：

Si衬底101；

多个横向二极管102，设置于Si衬底101内；

隔离区103，设置于每个横向二极管102的两侧以在相邻两个隔离区之间形成器件区，隔离区103内的材料为SiO2或未掺杂多晶硅；

TSV区104，设置于由器件区和隔离区形成区域的两侧；

互连线105，对TSV区104的第一端面和横向二极管102进行串行连接；

其中，隔离区103和TSV区104均上下贯通Si衬底101。

在本实用新型的一个实施例中，横向二极管102与互连线105之间设置有钨插塞106。

在本实用新型的一个实施例中，TSV区104内的填充材料为铜。

在本实用新型的一个实施例中，TSV区104的第二端面上设置铜凸点107。

在本实用新型的一个实施例中，隔离区103和TSV区104的深度为40～80μm。

与现有技术相比，本实用新型具有以下有益效果：

1、本实用新型提供的硅通孔转接板通过在硅通孔转接板上设置ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；

2、本实用新型通过在硅通孔转接板上设置二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；

3、本实用新型提供的硅通孔转接板的二极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种用于系统级封装的硅通孔转接板结构示意图；

图2为本实用新型实施例提供的一种用于系统级封装的硅通孔转接板的制备方法流程图；

图3a-图3h为本实用新型实施例提供的另一种用于系统级封装的硅通孔转接板的制备方法流程图。

具体实施方式

下面结合具体实施例对本实用新型做进一步详细的描述，但本实用新型的实施方式不限于此。

实施例一

请参见图1，图1为本实用新型实施例提供的一种用于系统级封装的硅通孔转接板结构示意图，包括：

Si衬底101；

多个横向二极管102，设置于Si衬底101内；

隔离区103，设置于每个横向二极管102的两侧以在相邻两个隔离区之间形成器件区；

TSV区104，设置于由器件区和隔离区形成区域的两侧；

互连线105，对TSV区104的第一端面和横向二极管102进行串行连接；

其中，隔离区103和TSV区104均上下贯通Si衬底101。

具体地，横向二极管102与互连线105之间设置有钨插塞106。

进一步地，隔离区103内的材料为SiO2或未掺杂多晶硅。

优选地，TSV区104内的填充材料为铜。

优选地，TSV区104的第二端面上设置铜凸点107。

优选地，隔离区103和TSV区104的深度为40～80μm。

优选地，还包括设置于Si衬底101上表面和下表面的SiO2绝缘层。

本实施例提供的硅通孔转接板通过在硅通孔转接板上设置ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；同时，本实施例提供硅通孔转接板在二极管周围设置上下贯通的隔离区，具有较小的漏电流和寄生电容。

实施例二

请参照图2，图2为本实用新型实施例提供的一种用于系统级封装的硅通孔转接板的制备方法流程图，本实施例在上述实施例的基础上，对本实用新型的硅通孔转接板的制备方法进行详细描述如下。具体地，包括如下步骤：

S101、选取衬底材料；

S102、在衬底材料上制备多个ESD防护器件；

S103、刻蚀衬底材料在ESD防护器件两侧形成隔离沟槽；

S104、刻蚀衬底材料在隔离沟槽外侧形成TSV；

S105、分别填充隔离沟槽和TSV形成隔离区和TSV区；

S106、在衬底材料上表面制备TSV区的第一端面与ESD防护器件的互连线；

S107、在TSV区的第二端面制备金属凸点以完成硅通孔转接板的制备。

优选地，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为10¹⁴～10¹⁷cm^-3，厚度为150～250μm。

优选地，ESD防护器件为横向结构二极管。

进一步地，S102可以包括：

S1021、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对衬底材料的上表面进行平整；

S1022、利用光刻工艺形成P⁺有源区图形，利用带胶离子注入工艺进行P⁺注入，去除光刻胶，形成横向结构二极管的阳极；

S1023、利用光刻工艺形成N⁺有源区图形，利用带胶离子注入工艺进行N⁺注入，去除光刻胶，形成横向结构二极管的阴极；

S1024、进行高温退火，激活杂质。

优选地，S105可以包括：

S1051、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；

S1052、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；

S1053、利用光刻工艺形成隔离沟槽的填充图形；

S1054、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；

S1055、利用光刻工艺形成TSV的填充图形；

S1056、利用物理气相淀积方法制作粘附层和种子层；

S1057、通过电化学淀积的方法对TSV进行填充以形成TSV区。

优选地，S106可以包括：

S1061、利用溅射或CVD工艺，在Si衬底上表面形成衬垫层和阻挡层，并利用CVD工艺在横向结构二极管的阳极和阴极形成钨插塞；

S1062、淀积绝缘层，光刻互连图形，利用电化学镀铜工艺淀积铜材料，通过化学机械研磨工艺去除多余的铜材料，形成TSV区的第一端与横向结构二极管串接的铜互连线。

具体地，S107之前还包括：

x1、利用辅助圆片作为Si衬底上表面的支撑件；

x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。

优选地，S107可以包括：

S1071、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；

S1072、拆除辅助圆片。

优选地，金属为铜。

本实施例提供的硅通孔转接板通过在硅通孔转接板上加工ESD防护器件二极管，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，所形成的二极管器件周边均被SiO2绝缘层包围，可有效减小有源区与衬底间的寄生电容。

实施例三

本实施例在上述实施例的基础上，对本实用新型的硅通孔转接板的制备方法中具体参数举例描述如下。具体地，请参照图3a-图3h，图3a-图3h为本实用新型实施例提供的另一种用于系统级封装的硅通孔转接板的制备方法流程图，

S301、如图3a所示，选取Si衬底201；

优选地，Si衬底的掺杂浓度为10¹⁴～10¹⁷cm^-3，厚度为150～250μm。

S302、如图3b所示，在Si衬底上分别利用离子注入的方式形成二极管的阳极202和阴极203；

S3021、利用CMP工艺，对衬底表面进行平坦化；

S3022、光刻P+有源区，采用带胶离子注入的方式进行P⁺注入，去除光刻胶，形成二极管的阳极；硅掺杂浓度优选5×10¹⁸cm^-3，掺杂杂质优选硼；

S3023、光刻N+有源区，采用带胶离子注入的方式进行N⁺注入，去除光刻胶，形成二极管的阴极。硅掺杂浓度优选5×10¹⁸cm^-3，掺杂杂质优选磷；

S3024、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。

S303、如图3c所示；利用刻蚀工艺在Si衬底上制备两个TSV204及四个隔离沟槽205，可以包括如下步骤：

S3031、在950℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面淀积一层800nm～1000nm的SiO2层；

S3032、利用光刻工艺，通过涂胶、光刻、显影等步骤完成TSV及隔离沟槽刻蚀图形；

S3033、利用深度反应离子刻蚀法(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底，形成40～80μm深的TSV及隔离沟槽；

S3034、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。

S304、如图3d所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：

S3041、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺，在TSV及隔离沟槽表面淀积SiO2，使TSV及隔离沟槽的内壁形成厚度为200nm～300nm氧化层；

S3042、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域。

S3043、利用光刻工艺，通过涂胶、光刻、显影等步骤完成隔离沟槽填充图形；

S3044、在690℃～710℃的温度下，利用低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；其中，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代。

S3045、利用CMP工艺，对衬底表面进行平坦化。

S305、如图3e所示；利用电镀铜工艺，在Si衬底上淀积铜材料对TSV进行填充形成TSV区，具体可以包括如下步骤：

S3051、利用物理气相淀积方法制作一层粘附层和一层种子层，粘附层的材料为钛或钽，种子层的材料为铜。

S3052、通过电化学淀积的方法在TSV内填充铜材料。

S3053、利用CMP工艺，去除衬底表面多余的金属层。

S306、如图3f所示；利用电镀工艺在Si衬底上表面形成铜互连线206，具体可以包括如下步骤：

S3061、利用PECVD工艺，在衬底表面淀积SiO2层；

S3062、在二极管的阳极和阴极，利用光刻工艺，通过涂胶、光刻、显影等步骤完成接触孔图形；

S3063、利用CVD工艺淀积Ti膜形成衬垫层，利用CVD工艺淀积TiN膜形成阻挡层，利用CVD工艺在二极管的阳极和阴极淀积钨形成钨插塞207；

S3064、利用CMP工艺对衬底表面进行平坦化。

S3065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与二极管串接铜互连线；

S3066、利用CMP工艺对衬底表面进行平坦化。

S307、如图3g所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：

S3071、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；

S3072、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；

S3073、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；

S308、如图3h所示；在Si衬底下表面利用电镀的方法形成铜凸点208，具体可以包括如下步骤：

S3081、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；

S3082、利用加热机械的方法拆除临时键合的辅助圆片。

本实施例提供的硅通孔转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。

本实施例提供的硅通孔转接板的制备方法，采用二极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本实用新型在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。例如，本实用新型中提及的多个隔离区仅仅是依据本实用新型提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本实用新型所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。