本发明涉及三维闪存器件的制造方法，尤其，涉及以可防止泄漏电流的增加并维持记录保存性的方式对三维垂直闪存器件进行高压氢热处理工序及湿式高压热处理的三维闪存器件的制造方法。
背景技术：
通常，闪存(flashmemory)器件根据单元结构及工作来分为与非(nand)类型和或非(nor)类型。
并且，根据用于单位单元的电荷存储层(电荷储存膜)的物质种类来分为浮动栅极类的存储器件、金属氧化物亚硝酸盐半导体(monos，metaloxidenitrideoxidesemiconductor)结构或氮化硅半导体(sonos，siliconoxidenitrideoxidesemiconductor)结构的存储器件。
浮动栅极类的存储器件为利用势阱(potentialwell)来体现记忆特性的器件，金属氧化物亚硝酸盐半导体或氮化硅半导体类通过利用在作为介电膜的硅氮化膜的容积(bulk)内所存在的浮动栅或存在于介电膜与介电膜之间的界面等的浮动栅来体现记忆特性。上述金属氧化物亚硝酸盐半导体是指控制栅极由金属形成的情况，氮化硅半导体是指控制栅极由多晶硅形成的情况。
尤其，与浮动栅极类型的闪存相比，氮化硅半导体或金属氧化物亚硝酸盐半导体类型的优点在于，具有相对容易的扩展(scaling)和得到改善的持续性特性(endurance)及均匀的门限电压分布。但是，在为了高集成化而使得隧道绝缘膜及闭塞绝缘膜的厚度变薄的情况下，在记录保存性(retention)和持续性方面导致特性下降。
近来，闪存器件根据持续扩展来实现大容量化，由此在多个领域被用作存储用存储器，并得以实现20nm级128gbit产品的量产，预计将通过浮动栅极技术(floatinggatetechnology)来扩展到10nm以下水平。
并且，为了实现闪存器件的高集成化，从二维结构变为三维结构，由于与非(nand)闪存器件可在无需在每个存储单元(cell)形成触点(contact)的情况下以串(string)形态连接存储单元，因而可实现垂直方向上的多种三维结构。
这种三维与非闪存以在si容积内配置n+接合(junction)扩散层并将其用作共同源极线的形态形成。这种结构具有优点，但由于扩散层的电阻大，因而产生存储单元特性劣化的现象。
这种技术的一例在下述文献等中有公开。
例如，在下述专利文献1中，公开了如下的三维闪存器件，即，包括：器件形成基板，形成有贯通上部面和下部面的贯通孔；导电体，间隙填充于上述贯通孔；垂直通道，形成于上述导电体上，以沿着上述器件形成基板的上侧方向长长地延伸的形状形成；以及共同源极线，与上述导电体电连接，由导电性物质形成。
并且，在下述专利文献2中，公开了如下的三维半导体器件，即，包括：半导体基板；多个垂直通道结构体，配置于上述半导体基板上；p型半导体层，直接与上述多个垂直通道结构体相接触，形成于上述半导体基板；以及共同源极线，形成于上述多个垂直通道结构体之间的上述半导体基板，上述p型半导体层同时与上述多个垂直通道结构体及上述共同源极线相接。
并且，在下述非专利文献1中，公开了三维闪存器件的问题，即，因残留在多晶硅通道(polycrystallinesiliconchannel)的缺陷(defect)，因此在基于空心(macaroni)si通道的闪存器件中，导致缺乏晶体管的驱动电流。
现有技术文献
专利文献
专利文献0001：韩国授权专利公报第10-1040154号(2011年06月02日授权)
专利文献0002：韩国授权专利公报第10-1489458号(2015年01月28日授权)
非专利文献
非专利文献0001：statisticalspectroscopyofswitchingtrapsindeeplyscaledverticalpoly-sichannelfor3dmemories,m.toledano-luque,imec,p.562,iedm2013
技术实现要素：
要解决的技术问题
但是，在如上所述的现有技术中，确认到，在基于空心(macaroni)si通道的闪存器件中，为了解决残留于多晶硅通道的缺陷，通过采用高压氢热处理来使驱动电流得到最大10倍的改善。
但是，在高压氢热处理过程中，虽然氧化层/硅(si)界面得到改善，但在闪存中，闭塞氧化层(blockingoxide)的组成比变低，因而产生泄漏电流，从而存在记录保存特性变差的问题。
本发明用于解决如上所述的问题，本发明的目的在于，提供可防止因泄漏电流的增加而产生的问题并可改善通道的移动性(mobility)的三维闪存器件的制造方法。
本发明的另一目的在于提供可在形成闭塞氧化层的步骤中使缺陷形成效果最小化并防止氢渗透的三维闪存器件的制造方法。
解决问题的技术方案
为了实现上述目的，本发明提供一种三维闪存器件的制造方法，其特征在于，包括：以多层的方式在基板上层叠导电层和绝缘层来形成层叠膜的步骤；在上述层叠膜形成蚀刻孔的步骤；去除上述导电层并形成闭塞绝缘膜的步骤；执行湿式高压热处理的步骤；在上述闭塞绝缘膜上形成电荷储存膜的步骤；在上述电荷储存膜上形成隧道绝缘膜的步骤；在上述蚀刻孔形成通道的步骤；以及在上述隧道绝缘膜内形成栅极电极的步骤，在本发明的三维闪存器件的制造方法中，对上述闭塞绝缘膜、电荷储存膜、隧道绝缘膜执行高压氢热处理。
并且，本发明的特征在于，在本发明的三维闪存器件的制造方法中，在1～20气压条件下执行上述湿式高压热处理。
并且，本发明的特征在于，在本发明的三维闪存器件的制造方法中，在350～450℃的温度下执行上述高压氢热处理。
并且，本发明的特征在于，在本发明的三维闪存器件的制造方法中，在上述电荷储存膜上形成亚硝酸盐保护膜，以防止氢向上述闭塞绝缘膜渗透。
并且，本发明的特征在于，在本发明的三维闪存器件的制造方法中，在1气压至20气压条件下执行上述高压氢热处理。
发明的有益效果
如上所述，根据本发明的三维闪存器件的制造方法，具有如下效果，即，通过执行三维闪存器件用最佳氢热处理，来防止因泄漏电流的增加而引起的问题，可改善通道的移动性。
并且，根据本发明的三维闪存器件的制造方法，具有如下的效果，即，通过最佳界面钝化(passivation)确保驱动电流，并通过维持闭塞氧化组成比来确保器件的记录保存特性。
附图说明
图1为用于说明适用于本发明的三维闪存器件的结构的剖视图。
图2为用于说明图1中所示的垂直通道、隧道绝缘膜、电荷储存膜、闭塞绝缘膜及栅极的部分剖视图。
图3为用于说明图2中所示的三维闪存器件的制造方法的流程图。
图4至图10为用于说明分别形成隧道绝缘膜、电荷储存膜及闭塞绝缘膜的过程的剖视图。
附图标记的说明
181：闭塞绝缘膜
183：电荷储存膜
184：隧道绝缘膜
具体实施方式
通过本说明书中的记述及附图，将更明确本发明的上述目的及其他目的和新特征。
以下，根据附图说明本发明的结构。
图1示出适用于本发明的三维闪存器件的结构的一例。
适用于本发明的三维闪存器件100大致由器件部和支撑部构成，器件部具有器件形成基板160、导电体170、导电体172、第一上侧凸块150、第二上侧凸块155、垂直通道190、下层绝缘层187、绝缘层180、导电层185、上层绝缘层182以及比特线195。支撑部具有器件支撑基板110、分离膜120、导电性薄膜130、第一下侧凸块140以及第二下侧凸块145。器件部和支撑部借助上侧凸块150、155和下侧凸块140、145相连接。
例如，上述器件支撑基板110可由硅基板制造，在器件支撑基板110上形成有由绝缘物质形成的分离膜120和由导电性物质形成的导电性薄膜130。导电性薄膜130以与在器件形成基板160所形成的贯通孔165、167的大小和位置相对应的方式被图案化。在被图案化的导电性薄膜130的上侧形成有由导电性物质形成的第一下侧凸块140及第二下侧凸块145。第一下侧凸块140与第一上侧凸块150电连接，第二下侧凸块145与第二上侧凸块155电连接，以使器件部和支撑部相连接。
例如，上述器件形成基板160可由硅基板制造，在器件形成基板160形成有贯通上部面和下部面的贯通孔165、167。导电体170、172可由作为导电性物质的金属形成，间隙填充于在器件形成基板160所形成的贯通孔165、167。间隙填充于贯通孔165的导电体170形成于垂直通道190的下部，贯通孔165的大小达到数μm至几十μm大小程度，以块(block)为单位来连接垂直通道190。在导电体170、172的下部形成有由导电性物质形成的第一上侧凸块150及第二上侧凸块155。
导电体172用于在器件形成基板160的上侧接收所输入的外部输入信号，通过第二下侧凸块145和第二上侧凸块155来与导电性薄膜130电连接。即，导电性薄膜130、第二下侧凸块145、第二上侧凸块155及导电体172构成共同源极线，来使得向共同源极线输入的外部信号向垂直通道190供给。
垂直通道190可由多晶硅(poly-si)形成，并形成于导电体170上，以朝向器件形成基板160的上侧方向长长地延伸的形状形成。垂直通道190的直径可达到几十nm～几百nm。而且，在垂直通道190的上部形成有由导电性物质形成的比特线195。
并且，在器件形成基板160上形成有多个绝缘层180和导电层185交替层叠而成的层叠膜180、185。该绝缘层180可由氧化硅(sio2)形成，导电层185可由多晶硅(poly-si)形成。绝缘层180和导电层185可由几十nm的厚度形成。绝缘层180和导电层185以分别包围垂直通道190的方式形成。在层叠膜180、185的下部形成有由绝缘物质形成的下部绝缘层187，以好似导电体170和导电层185电分离。而且，在层叠膜180、185的上部形成有由绝缘物质形成的上部绝缘层182，以使得导电层185和比特线195电分离并保护比特线195。
并且，如图2所示，在垂直通道190与上述层叠膜180、185之间形成有隧道绝缘膜184。隧道绝缘膜184可由氧化硅形成。而且，在隧道绝缘膜184与导电层185之间依次形成有电荷储存膜183和闭塞绝缘膜181。电荷储存膜183可由硅氮化膜(si3n4)形成，闭塞绝缘膜181可由氧化硅形成。而且，隧道绝缘膜184、电荷储存膜183及闭塞绝缘膜181可形成几nm的厚度。
若构成三维闪存器件，则导电层185可起到控制栅极。而且，可通过向比特线195、共同源极线及导电层185施加电势，来以充电或防电的方式在储存膜183内储存电荷或释放电荷。因此，隧道绝缘膜184、电荷储存膜183及闭塞绝缘膜181可起到存储单元的功能。并且，由于电荷储存膜183借助绝缘层185电分离，因而，储存于电荷储存膜183的电荷很难向外部泄漏。若以这种形态构成闪存，则在每个垂直通道190存在与导电层185的数量相当的存储单元，因而可大为增加集成度。
之后，根据图3至图10来说明起到存储单元功能的隧道绝缘膜184、电荷储存膜183及闭塞绝缘膜181的制造方法。
图3为用于说明图2中所示的三维闪存器件的制造方法的流程图，图4至图10为用于说明分别形成隧道绝缘膜184、电荷储存膜183及闭塞绝缘膜181的过程的剖视图。
如图3及图4所示，在设置于器件形成基板的体层170和下层绝缘层187上以多层的方式层叠导电层185和绝缘层180来形成层叠膜(步骤s10)。之后，如图5所示，在层叠膜形成蚀刻孔200(步骤s20)，如图6所示，去除上述导电层185。
之后，如图7所示，在去除导电层185的内部形成闭塞绝缘膜181(步骤s30)。
上述闭塞绝缘膜181用于防止在程序运行时通过隧道绝缘膜184的电子向控制栅极泄漏。
并且，防止在进行消除动作时防止电子从控制栅极向电荷储存膜183移动。为此，优选地，上述闭塞绝缘膜181使用具有高介电率的high-k介电质。例如，优选地，由包含al2o3、hfo2、zro2、ta2o5、tio2、yo2等的高介电物质的物质形成。更优选地，可使用在进行高温热处理工序时可确保热稳定性的hfsilicate、zrsilicate、ysilicate或镧系元素(ln)金属硅酸盐(silicate)等。
之后，对上述闭塞绝缘膜181执行湿式高压热处理(步骤a10)。
在湿式高压热处理中，上述闭塞绝缘膜181内的多个缺陷可分为点缺陷(pointdefect)、线缺陷(linedefect)或面缺陷(planedefect)等。根本上，高温状态下的消除为使粒子的能量上升并使高温的粒子向能量集中的缺陷移动来抚平缺陷的过程。
在执行湿式高压热处理的情况下，闭塞绝缘层的缺陷或氧空孔被消除，因而，当进行消除动作时，减少泄漏电流。即，当进行消除动作时，通过闭塞绝缘物来施加阴极电场，即使阴极电场值上升，也使得栅极泄漏电流明显低于未执行湿式高压热处理的情况。
在执行湿式高压热处理的情况下，多个泄漏电流因素被消除，减少向闭塞绝缘层流入的电子的量，从而，可顺畅地执行消除动作。
对于湿式高压热处理而言，当进行低温热处理时，向氮或氩等的非活性气体气氛下供给水蒸气，在高压气氛下执行热处理。其中，在1气压至20气压下执行湿式高压热处理。但是，优选地，在含有10气压的氮和2气压的蒸气的气氛下，以250℃的温度执行10分钟。由于，上述低温热处理在高压状态下执行，因而蒸气中所包含的氧向闭塞绝缘膜181渗透，残留于闭塞绝缘膜181内的缺陷被抚平。并且，当执行低温热处理时，气体的压力可达到1气压至20气压。接着，如图8所示，在上述闭塞绝缘膜181内形成电荷储存膜183(步骤s40)。上述电荷储存膜183用于储存从通道领域通过隧道绝缘膜184的电子。并且，优选地，上述电荷储存膜183由硅氮化膜形成。
优选地，电荷储存膜183由硅氮化膜(亚硝酸盐)制造。因此，电荷储存膜183形成亚硝酸盐保护膜，来在进行高压氢热处理或重氢热处理时，可防止氢或重氢向闭塞绝缘膜181渗透。
接着，如图9所示，在上述电荷储存膜183内形成隧道绝缘膜184(步骤s50)。
优选地，上述隧道绝缘膜184由硅氧化物形成。并且，对于上述隧道绝缘膜184而言，可调节厚度，从而，当进行消除动作时，可使电荷通过f-n通道来轻松地向通道区域移动，当程序运行时，可使电荷轻松地向电荷储存层流入。因此，优选地，上述隧道绝缘膜184的厚度为5nm以下。
之后，沿着蚀刻孔200形成通道。优选地，通道以非晶硅(amorphoussilicon)作为材料来制造。
之后，如图10所示，在上述隧道绝缘膜184内形成栅极电极(步骤s60)。优选地，上述栅极电极140由ti、ta、tan、tin或多晶硅形成。可在这种栅极电极设置字线。
接着，对形成有隧道绝缘膜184、电荷储存膜183、闭塞绝缘膜181的基板实施高压氢热处理(步骤a20)。
更准确地，对隧道绝缘膜184与通道之间的界面实施高压氢热处理。
高压氢热处理为在氢或重氢气氛下及1气压至20气压的条件下执行热处理的工序。由此，可通过对隧道绝缘膜184与通道之间的界面的浮动电荷进行钝化来改善电特性。
以上，根据上述实施例来具体说明了本发明人的发明，但本发明并不限定于上述实施例，可在不脱离其主旨的范围内实施多种变更。
产业上的可利用性
可通过使用本发明的三维闪存器件的制造方法，来通过最佳界面钝化确保驱动电流，并通过维持闭塞氧化组成比确保器件的记录保存特性。