本发明涉及显示技术领域，特别涉及一种触控基板的制造方法、触控基板及显示装置。
背景技术：
为了满足大面积显示的需求，触控面板的尺寸越来越大，其中的触控基板的制作过程也越来越复杂，为了增大触控基板的尺寸，掩膜版的尺寸也需要随之增大，但是由于曝光机对掩膜版尺寸的限定，以及大尺寸掩膜版存在制造困难，成本较高，日常存放使用不便等问题，所以掩膜版的有效曝光区域的面积总是远小于触控基板的有效显示面积。在这种情况下，需要进行多次掩膜版的拼接曝光来完成大尺寸的触控基板的制造。
目前，在进行拼接曝光时，可以将大尺寸的触控基板划分成多个区域，采用掩膜版和挡板依次对各个区域进行曝光，进而得到大尺寸的触控基板。在该过程中会存在较多重复曝光区域。重复曝光区域位于两个相邻区域的拼接处。重复曝光区域包括拼接区域，该拼接区域为两个相邻区域中相邻的两个图案的重叠区域。
在制造触控基板时，目前采用正性光刻胶和对应的掩膜版进行多次拼接曝光来制造电极层。发明人在实现本发明的过程中，发现上述方式至少存在以下问题：在制造电极层时，拼接区域的宽度过小，易出现拼接姆拉(mura)现象，影响触控面板的显示效果。
技术实现要素：
本发明实施例提供了一种触控基板的制造方法、触控基板及显示装置，可以解决相关技术中在制造电极层时，拼接区域的宽度过小，易出现拼接mura现象，影响触控面板的显示效果的问题。所述技术方案如下：
第一方面，提供了一种触控基板的制造方法，所述方法包括：
在衬底基板上沉积第一导电薄膜；
基于负性光刻胶，对沉积有所述第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层；
在形成有所述第一电极层的衬底基板上形成绝缘层；
在形成有所述绝缘层的衬底基板上沉积第二导电薄膜；
基于负性光刻胶，对沉积有所述第二导电薄膜的衬底基板进行所述拼接曝光工艺，以形成第二电极层。
可选的，所述在形成有所述第一电极层的衬底基板上形成绝缘层，包括：
在形成有所述第一电极层的衬底基板上沉积正性光刻胶；
对沉积有所述正性光刻胶的衬底基板进行多次曝光工艺，以形成所述绝缘层。
可选的，在所述对沉积有所述第二导电薄膜的衬底基板进行所述拼接曝光工艺，以形成第二电极层之后，所述方法还包括：
在形成有所述第二电极层的衬底基板上沉积正性光刻胶；
对沉积有所述正性光刻胶的衬底基板进行所述多次曝光工艺，以形成保护层。
可选的，在进行所述拼接曝光工艺时，预留的重复曝光区域的宽度为3微米。
可选的，在进行所述拼接曝光工艺以形成所述第一电极层时所采用的掩膜版的掩膜图案为第一掩膜图案，在进行所述多次曝光工艺以形成所述绝缘层时所采用的掩膜版的掩膜图案为第二掩膜图案，所述第一掩膜图案和所述第二掩膜图案位于同一掩膜版。
可选的，在进行所述拼接曝光工艺以形成所述第二电极层时所采用的掩膜版的掩膜图案为第三掩膜图案，在进行所述多次曝光工艺以形成所述保护层时所采用的掩膜版的掩膜图案为第四掩膜图案，所述第三掩膜图案和所述第四掩膜图案位于同一掩膜版。
可选的，所述在衬底基板上沉积第一导电薄膜，包括：
在所述衬底基板上形成遮光层；
在形成有所述遮光层的衬底基板上，采用溅射沉积方式沉积所述第一导电薄膜。
可选的，所述第一导电薄膜的材料为铝或铜。
可选的，所述在所述衬底基板上形成遮光层，包括：
在所述衬底基板上涂覆遮光薄膜；
对涂覆有所述遮光薄膜的衬底基板进行拼接曝光、显影和烘烤，形成所述遮光层。
第二方面，提供了一种触控基板，所述触控基板为采用如第一方面所述的触控基板的制造方法制作的触控基板。
第三方面，提供了一种显示装置，包括第二方面所述的触控基板。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供了一种触控基板的制造方法、触控基板及显示装置，由于基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层，并基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，形成第二电极层，相较于相关技术，在形成电极层时，减少了拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示例性示出了相关技术中形成电极层的示意图；
图2是本发明实施例提供的一种触控基板的制造方法的流程图；
图3是本发明实施例提供的另一种触控基板的制造方法的流程图；
图4是本发明实施例提供的在衬底基板上涂覆遮光薄膜的结构示意图；
图5是本发明实施例提供的形成遮光层的结构示意图；
图6是本发明实施例提供的遮光层对应的掩膜版的结构示意图；
图7是本发明实施例提供的将涂覆有遮光薄膜的衬底基板划分成多个区域的结构示意图；
图8是本发明实施例提供的在涂覆有遮光薄膜的衬底基板形成遮光层图案的结构示意图；
图9是本发明实施例提供的在形成有遮光层的衬底基板上沉积第一导电薄膜的结构示意图；
图10是本发明实施例提供的形成第一电极层的结构示意图；
图11是本发明实施例提供的第一掩膜版的结构示意图；
图12是本发明实施例提供的在沉积有第一导电薄膜的衬底基板形成电极图案的结构示意图；
图13是本发明实施例提供的在形成有第一电极层的衬底基板上沉积正性光刻胶的结构示意图；
图14是本发明实施例提供的形成绝缘层的结构示意图；
图15是本发明实施例提供的第二掩膜版的结构示意图；
图16是本发明实施例提供的在沉积有正性光刻胶的衬底基板形成绑定区域图案的结构示意图；
图17是本发明实施例提供的第一掩膜图案和第二掩膜图案位于同一掩膜版的结构示意图；
图18是本发明实施例提供的形成第二电极层的结构示意图；
图19是本发明实施例提供的形成保护层的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本申请实施例先对相关技术在制造电极层时出现的拼接mura现象做一简单说明。在相关技术中，是基于正性光刻胶，对沉积有导电薄膜的衬底基板进行拼接曝光工艺，以形成电极层。
图1示例性示出了相关技术中形成电极层的俯视图，参见图1，在进行拼接曝光之前，先在沉积有导电薄膜的衬底基板上涂覆正性光刻胶，再将衬底基板划分成两个区域：K1和K2，然后采用掩膜版对区域K1的正性光刻胶进行曝光，以得到电极图案u1；采用掩膜版对区域K2的正性光刻胶进行曝光，以得到电极图案u2。在实际曝光过程中，由于曝光机的对准精度存在一定的误差，因此为了保证电极图案的完整性，需要在两个区域之间预留一定宽度的重复曝光区域，比如，在形成电极图案u1时，对应的重复曝光区域m包括拼接区域q1和曝光区域v1；在形成电极图案u2时，对应的重复曝光区域m包括拼接区域q2、曝光区域v2和曝光区域w。在整个曝光过程中，曝光区域v1和曝光区域w的正性光刻胶在电极图案u1的形成过程中未感光，在电极图案u2的形成过程中感光，这样一来，在进行显影和刻蚀操作时，曝光区域v1和曝光区域w的电极图案会被去掉。而由于曝光机的对准精度总是存在一定的误差，所以拼接区域q1(或拼接区域q2)的宽度d会出现过小的现象。当拼接区域的宽度越小时，曝光区域v1和曝光区域w的面积就越大，那么对应的被去掉的电极图案的面积就越大，因此，易出现拼接mura现象。
本发明实施例提供了一种触控基板的制造方法，如图2所示，该方法包括：
步骤101、在衬底基板上沉积第一导电薄膜。
步骤102、基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层。
步骤103、在形成有第一电极层的衬底基板上形成绝缘层。
步骤104、在形成有绝缘层的衬底基板上沉积第二导电薄膜。
步骤105、基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，以形成第二电极层。
综上所述，本发明实施例提供的一种触控基板的制造方法，由于基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层，并基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，以形成第二电极层，相较于相关技术，在形成电极层时，减少了拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果。
在本发明实施例中，基于负性光刻胶，对沉积有导电薄膜的衬底基板进行拼接曝光工艺，以形成电极层。现以图1为例对本发明实施例中电极层的形成过程进行说明。参见图1，在进行拼接曝光之前，先在沉积有导电薄膜的衬底基板上涂覆负性光刻胶，再将衬底基板划分成两个区域：K1和K2，然后采用掩膜版对区域K1的负性光刻胶进行曝光，以得到电极图案u1；采用掩膜版对区域K2的负性光刻胶进行曝光，以得到电极图案u2。在形成电极图案u1时，对应的重复曝光区域m包括拼接区域q1和曝光区域v1；在形成电极图案u2时，对应的重复曝光区域m包括拼接区域q2、曝光区域v2和曝光区域w，在整个曝光过程中，曝光区域v1和曝光区域w的负性光刻胶在电极图案u1的形成过程中感光，在电极图案u2的形成过程中不受影响，所以在进行显影和刻蚀操作时，曝光区域v1和曝光区域w的电极图案不会被去掉，所以即使在拼接区域的宽度较小的情况下，也不易出现拼接mura现象，所以可以减少拼接mura现象。
本发明实施例提供了另一种触控基板的制造方法，如图3所示，该方法包括：
步骤201、在衬底基板上涂覆遮光薄膜。
如图4所示，在衬底基板100上涂覆遮光薄膜001。遮光薄膜的材料为负性光阻。图4为在衬底基板上涂覆遮光薄膜的侧视图。
步骤202、对涂覆有遮光薄膜的衬底基板进行拼接曝光、显影和烘烤，形成遮光层。
如图4所示，对涂覆有遮光薄膜001的衬底基板100进行拼接曝光、显影和烘烤，形成遮光层110，如图5所示，图5示出了形成遮光层的侧视图。
涂覆有遮光薄膜的衬底基板被划分成多个区域，拼接曝光指的是采用遮光层对应的掩膜版和挡板依次对各个区域进行曝光。
示例的，如图6所示，遮光层对应的掩膜版200包括透光区域201和非透光区域202，透光区域201与遮光层的图案区域相对应，透光区域201包括区域A1、区域A2和区域A3，图6为掩膜版200的俯视图。
在进行拼接曝光时，可以先将涂覆有遮光薄膜的衬底基板划分成多个区域，如图7所示，该多个区域包括区域x1、多个区域x2和区域x3。之后，采用挡板和图6所示的掩膜版依次对图7中的各个区域进行曝光。在采用掩膜版上透光区域中的某一区域进行曝光时，通过挡板遮挡透光区域的其余区域，比如在采用掩膜版透光区域中的区域A1进行曝光时，通过挡板遮挡区域A2和区域A3。图7示出了将涂覆有遮光薄膜的衬底基板划分成多个区域的俯视图。
其中，挡板设置在曝光机上，实际应用中，曝光机的对准精度存在一定的误差，因而需要在相邻两个区域之间预留一定宽度的重复曝光区域，示例的，图1中预留的重复曝光区域m的宽度D可以为3μm(微米)。
以图6和图7为例对该拼接曝光过程进行说明，比如当采用图6所示的掩膜版的区域A1对图7中的区域x1进行曝光时，先通过曝光机上的挡板遮挡住掩膜版的区域A2和区域A3，再开启曝光机，然后通过区域A1对图7中的区域x1进行曝光。之后，采用同样的方式对图7中的区域x2和区域x3进行曝光，最后形成图8所示的遮光层图案a1、遮光层图案a2和遮光层图案a3，图8为形成的遮光层图案的俯视图。
在对涂覆有遮光薄膜的衬底基板进行拼接曝光之后，对其进行显影和烘烤，从而形成遮光层。
步骤203、在形成有遮光层的衬底基板上，采用溅射沉积方式沉积第一导电薄膜。
如图9所示，在形成有遮光层110的衬底基板100上，采用溅射沉积方式沉积第一导电薄膜002，图9为沉积第一导电薄膜的侧视图。
示例的，第一导电薄膜的材料可以为铝或铜。
此外，在本步骤中，在形成有遮光层的衬底基板上，也可以采用涂覆方式沉积第一导电薄膜。
步骤204、基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层。
如图9所示，基于负性光刻胶，对沉积有第一导电薄膜002的衬底基板100进行拼接曝光工艺，以形成第一电极层120，如图10所示，图10为形成第一电极层的侧视图。图10中的其他标号可以参考图9。
具体的，步骤204可以包括：在沉积有第一导电薄膜的衬底基板上涂覆负性光刻胶；采用第一掩膜版对涂覆的负性光刻胶进行拼接曝光，显影，刻蚀和剥离负性光刻胶得到第一电极层。
示例的，图11示出了第一掩膜版210的俯视图，第一掩膜版210包括第一透光区域211和第一非透光区域212，该第一透光区域与第一电极层的图案区域相对应。该第一透光区域211包括区域B1、区域B2和区域B3。
在进行拼接曝光时，可以将沉积有第一导电薄膜的衬底基板划分成多个区域，该多个区域包括区域y1、多个区域y2和区域y3，其中相邻两个区域之间存在重复曝光区域。示例的，在进行拼接曝光工艺时，预留的重复曝光区域的宽度可以为3μm。
现以图11为例对该拼接曝光过程进行说明，比如当采用图11所示的掩膜版的区域B1对沉积有第一导电薄膜的衬底基板中的区域y1进行曝光时，先通过曝光机上的挡板遮挡住掩膜版的区域B2和区域B3，再开启曝光机，然后通过区域B1对沉积有第一导电薄膜的衬底基板中的区域y1进行曝光。之后，采用同样的方式对沉积有第一导电薄膜的衬底基板中的区域y2和区域y3进行曝光，最后形成图12所示的电极图案b1、电极图案b2和电极图案b3，图12为形成的电极图案的俯视图。
而为了减少拼接区域的宽度过小所导致的拼接mura现象，相关技术会在掩膜版上设置遮挡条，遮挡条的位置与重复曝光区域的位置相对应，通过遮挡条可以使如图1所示的曝光区域v1和曝光区域w上的更小面积的电极图案被去掉。但是这种掩膜版使得电极图形的边缘区域的线宽变粗，最终导致触控基板的电学性能调试较困难。
而在本发明实施例中，由于基于负性光刻胶和第一掩膜版对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层，相较于相关技术，在拼接区域的宽度较小的情况下，能够减少拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果。且由于第一掩膜版上并未设置遮挡条，所以并不会导致电极图形的边缘区域的线宽变粗，因而解决了相关技术中触控基板的电学性能调试较困难的问题。
步骤205、在形成有第一电极层的衬底基板上沉积正性光刻胶。
如图13所示，在形成有第一电极层120的衬底基板100上沉积正性光刻胶003。可选的，可以采用涂覆方式在形成有第一电极层的衬底基板上沉积正性光刻胶。图13为在形成有第一电极层的衬底基板上沉积正性光刻胶的侧视图。
步骤206、对沉积有正性光刻胶的衬底基板进行多次曝光工艺，以形成绝缘层。
如图13所示，对沉积有正性光刻胶003的衬底基板100进行多次曝光工艺，以形成绝缘层130，如图14所示，图14为形成绝缘层的侧视图。图14中的其他标号可以参考图13。
在本发明实施例中，在形成有第一电极层的衬底基板上沉积正性光刻胶之后，采用第二掩膜版对沉积有正性光刻胶的衬底基板进行多次曝光工艺，以形成绝缘层。
示例的，图15示出了第二掩膜版220的俯视图，第二掩膜版220包括第二透光区域221和第二非透光区域222，该第二非透光区域222与绝缘层的图案区域相对应，该第二透光区域221包括区域C1和区域C2。
在进行曝光工艺时，可以先确定绑定区域z1和绑定区域z2，由于采用的是正性光刻胶，所以仅需要通过图15所示的第二掩膜版的第二透光区域221对绑定区域z1和绑定区域z2分别进行1次曝光。
现以图15为例对该曝光过程进行说明，当采用图15所示的掩膜版的区域C1对绑定区域z1进行曝光时，先通过曝光机上的挡板遮挡住掩膜版的区域C2，再开启曝光机，然后通过区域C1对绑定区域z1进行曝光。之后，采用同样的方式对绑定区域z2进行曝光，最后形成如图16所示的绝缘层，图16中的区域c1与绑定区域z1对应，区域c2与绑定区域z2对应，图16为形成绝缘层的俯视图。
在对沉积有正性光刻胶的衬底基板进行多次曝光工艺之后，对其进行显影和烘烤，从而形成绝缘层。
相关技术是在形成有第一电极层的衬底基板上沉积负性光刻胶，再对沉积有负性光刻胶的衬底基板进行多次曝光工艺，以形成绝缘层。由于采用的是负性光刻胶，因而需要对衬底基板上除绑定区域z1和绑定区域z2以外的区域都进行曝光，所以存在大面积重复曝光区域，容易产生拼接mura现象。而在本发明实施例中，由于是在形成有第一电极层的衬底基板上沉积正性光刻胶，所以在对沉积有正性光刻胶的衬底基板进行多次曝光工艺时，仅需要对绑定区域z1和绑定区域z2分别进行1次曝光，形成绝缘层，相较于相关技术，不存在大面积重复曝光区域，所以减少了拼接mura现象，提高了触控面板的显示效果。
需要说明的是，在本发明实施例中，在进行拼接曝光工艺以形成第一电极层时所采用的掩膜版(如图11所示的第一掩膜版)的掩膜图案为第一掩膜图案，在进行多次曝光工艺以形成绝缘层时所采用的掩膜版(如图15所示的第二掩膜版)的掩膜图案为第二掩膜图案。第一掩膜图案和第二掩膜图案可以位于同一掩膜版，如图17所示，图17出了第一掩膜图案和第二掩膜图案位于同一掩膜版的俯视图。由于第一掩膜图案和第二掩膜图案位于同一掩膜版，所以可以节省一张掩膜版，进而降低了制造成本。
步骤207、在形成有绝缘层的衬底基板上沉积第二导电薄膜。
可选的，步骤207可以包括：在形成有绝缘层的衬底基板上，采用溅射沉积方式沉积第二导电薄膜。
步骤208、基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，以形成第二电极层。
如图18所示，基于负性光刻胶，对沉积有第二导电薄膜的衬底基板100进行拼接曝光工艺，以形成第二电极层140，图18为形成第二电极层的侧视图。图18中的其他标号可以参考图15。
具体的，步骤208可以包括：在沉积有第二导电薄膜的衬底基板上涂覆负性光刻胶；采用第三掩膜版对涂覆的负性光刻胶进行拼接曝光，显影，刻蚀和剥离负性光刻胶得到第二电极层。其中，第三掩膜版包括透光区域和非透光区域，该透光区域与第二电极层的图案区域相对应。
在本发明实施例中，由于基于负性光刻胶和第三掩膜版对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，以形成第二电极层，相较于相关技术，在拼接区域的宽度较小的情况下，能够减少拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果。且由于第三掩膜版上并未设置遮挡条，所以并不会导致电极图形的边缘区域的线宽变粗，因而解决了相关技术中触控基板的电学性能调试较困难的问题。
步骤209、在形成有第二电极层的衬底基板上沉积正性光刻胶。
可选的，可以采用涂覆方式在形成有第一电极层的衬底基板上沉积正性光刻胶。
步骤210、对沉积有正性光刻胶的衬底基板进行多次曝光工艺，以形成保护层。
如图19所示，对沉积有正性光刻胶的衬底基板100进行多次曝光工艺，以形成保护层150，图19为形成保护层的侧视图。图19中的其他标号可以参考图18。
在本发明实施例中，在形成有第二电极层的衬底基板上沉积正性光刻胶之后，采用第四掩膜版对沉积有正性光刻胶的衬底基板进行多次曝光工艺，以形成保护层。其中，第四掩膜版包括透光区域和非透光区域，该非透光区域与保护层的图案区域相对应。
在对沉积有正性光刻胶的衬底基板进行多次曝光工艺之后，对其进行显影和烘烤，从而形成保护层。
在本发明实施例中，由于是在形成有第二电极层的衬底基板上沉积正性光刻胶，所以在对沉积有正性光刻胶的衬底基板进行多次曝光工艺时，仅需要对与第四掩膜版中的透光区域相对应的区域进行曝光，形成保护层，由于无需对与第四掩膜版中的透光区域相对应的区域以外的区域进行曝光，因而不存在大面积重复曝光区域，所以减少了拼接mura现象，提高了触控面板的显示效果。
需要补充说明的是，在进行拼接曝光工艺以形成第二电极层时所采用的掩膜版(即步骤208中的第三掩膜版)的掩膜图案为第三掩膜图案，在进行多次曝光工艺以形成保护层时所采用的掩膜版(即步骤210中的第四掩膜版)的掩膜图案为第四掩膜图案。第三掩膜图案和第四掩膜图案位于同一掩膜版，所以还可以节省一张掩膜版，进而降低了制造成本。
需要说明的是，本发明实施例提供的一种触控基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供的一种触控基板的制造方法，由于基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层，并基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，形成第二电极层，相较于相关技术，在形成电极层时，减少了拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果，还解决了相关技术中触控基板的电学性能调试较困难的问题。同时，在制造绝缘层和保护层时，无大面积重复曝光区域，减少了拼接mura现象。另外，还能够节省两张掩膜版，降低成本。
本发明实施例提供了一种触控基板300，如图19所示。该触控基板为采用图2或图3所示的触控基板的制造方法制作的触控基板。由于基于负性光刻胶，对沉积有第一导电薄膜的衬底基板进行拼接曝光工艺，以形成第一电极层，并基于负性光刻胶，对沉积有第二导电薄膜的衬底基板进行拼接曝光工艺，形成第二电极层，相较于相关技术，在形成电极层时，减少了拼接区域的宽度过小所导致的拼接mura现象，提高了触控面板的显示效果，还解决了相关技术中触控基板的电学性能调试较困难的问题。同时，在制造绝缘层和保护层时，无大面积重复曝光区域，减少了拼接mura现象。另外，还能够节省两张掩膜版，降低成本。
本发明实施例提供了一种显示装置，包括上述实施例中的触控基板。该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。