本发明涉及显示技术领域，特别涉及一种阵列基板及其制备方法、显示面板、显示装置。
背景技术：
全内嵌式触控结构(fic，fullincell)、高像素(ppi)、高开口率的产品已是目前低温多晶硅液晶显示面板(ltpslcd)的主要发展方向，然而随着ppi的提高，现有的fullincell型lcd产品设计必然会面临开口率不足的困境；具体地，由于现有的面板设计中，数据线(date信号线)与触控电极走线(tpm信号线)同层布置，且信号线采用ti/al/ti遮光材料，从而导致现有产品的开口率大大降低；同时，由于date信号线与tpm信号线之间的间距较小，从而经常会由于材料余留(remain)或颗粒物(particle)等原因引起短接，进而导致驱动时date信号线电压被拉低，以致该条data信号线无法正常驱动像素，从而呈现x暗线(x-line)不良。
技术实现要素：
本发明公开了一种阵列基板及其制备方法、显示面板、显示装置，其目的是提高fic型触控显示面板的开口率、并避免该显示面板产生x-line不良。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括：
基板，在其像素区域内以阵列状配置多个像素；
多条栅线，按沿像素阵列的第一方向延伸地形成在所述基板上；
多条触控电极走线，按沿像素阵列的第一方向延伸地形成在苏搜狐基板上、且与所述多条栅线绝缘，其中，所述触控电极走线在所述基板上的正投影与所述栅线在所述基板上的正投影至少部分重叠。
本发明实施例提供的阵列基板中设有触控电极走线(tpm走线)，即该阵列基板中设有触控结构，可用于制备全内嵌型(fic，fullincell)触控显示面板；具体地，该阵列基板中的tpm走线与栅线(gate走线)均沿像素阵列的第一方向延伸、且层叠地形成在基板上，即在俯视下tpm走线与gate走线走向一致且至少部分重合，进而，相比于现有技术中将tpm走线与数据线同层设置的设计，该阵列基板结构中信号线所占的显示区面积较小，像素开口率较大，并且，该阵列基板不易出现tpm走线与数据线之间短路的情况；因此，本发明实施例提供的阵列基板的开口率较高，且可以避免发生x-line不良。进而，该阵列基板可以用于实现高像素(ppi)、高开口率的fullincell型触控显示产品。
一种可选的实施方案中，所述触控电极走线包括第一层走线和第二层走线，其中，第一层走线的材料包括金属银，第二层走线的材料包括氧化铟锡。
一种可选的实施方案中，所述触控电极走线的宽度小于所述栅线的宽度。
一种可选的实施方案中，所述阵列基板还包括：
触控电极，与所述触控电极走线电连接；
绝缘层，位于触控电极走线层和触控电极层之间，设有供所述触控电极走线和所述触控电极相连接的接触孔。
一种可选的实施方案中，所述像素包括至少两个颜色相互不同的子像素；
所述阵列基板还包括：
像素电极，按与所述子像素对应地形成在所述基板上，用于与所述触控电极之间形成驱动电场。
一种显示面板，包括上述任一技术方案中所述的阵列基板。
一种显示装置，包括上述技术方案中所述的显示面板。
一种阵列基板的制备方法，包括以下步骤：
在基板上形成栅线层，采用构图工艺形成栅线图形；
在栅线上形成触控电极走线，所述触控电极走线与所述栅线绝缘，且所述触控电极走线在所述基板上的正投影与所述栅线在所述基板上的正投影至少部分重叠。
一种可选的实施方案中，所述制备方法还包括以下步骤：
在触控电极走线上形成绝缘层，采用构图工艺在所述绝缘层中形成接触孔；
在绝缘层上形成触控电极层，采用构图工艺形成触控电极图形；所述触控电极与所述触控电极走线通过所述接触孔电相连。
一种可选的实施方案中，在栅线上形成触控电极走线，包括以下步骤：
在栅线层上形成第一层走线层，所述第一层走线层的材料包括金属银；
在第一层走线层上形成第二层走线层，所述第二层走线层的材料包括氧化铟锡；
采用构图工艺形成触控电极走线图形，所述触控电极走线图形包括第一层走线和第二层走线双层结构。
附图说明
图1为本发明实施例提供的一种阵列基板的部分结构示意图；
图2为本发明实施例提供的一种阵列基板的一个子像素区域的剖面结构示意图；
图3为本发明实施例提供的一种阵列基板的部分区域俯视结构示意图；
图4为本发明另一实施例提供的一种阵列基板的部分区域俯视结构示意图；
图5为本发明又一实施例提供的一种阵列基板的部分区域俯视结构示意图；
图6为本发明实施例提供的一种阵列基板的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1～图6。
如图1和图2所示，本发明实施例提供的一种阵列基板，包括：
基板1，在其像素区域内以阵列状配置多个像素；
多条栅线(gate走线)21，按沿像素阵列的第一方向延伸地形成在基板1上；
多条触控电极走线(tpm走线)31，按沿像素阵列的第一方向延伸地形成在基板1上、且与多条栅线21绝缘；具体地，该触控电极走线31在基板1上的正投影与栅线21在基板1上的正投影至少部分重叠。
本发明实施例提供的阵列基板中设有tpm走线31，即该阵列基板中设有触控结构，可用于制备全内嵌型(fic，fullincell)触控显示面板；具体地，该阵列基板中的tpm走线31与gate走线21均沿像素阵列的第一方向延伸、且层叠地形成在基板1上，即在俯视下tpm走线31与gate走线21走向一致且至少部分重合，进而，相比于现有技术中将tpm走线31与数据线(date走线)41同层设置的设计，该阵列基板结构中信号线所占的显示区面积较小，像素开口率较大，并且，该阵列基板不易出现tpm走线31与数据线41之间短路的情况；因此，本发明实施例提供的阵列基板的开口率较高，且可以避免发生x-line不良。进而，该阵列基板可以用于实现高像素(ppi)、高开口率的fullincell型触控显示产品。
具体地，gate走线层与tpm走线层之间设有绝缘层，如图2中所示的第一绝缘层51和第二绝缘层52。
如图1所示，一种具体的实施例中，本发明实施例提供的阵列基板还包括按沿像素阵列的列方向延伸地形成在基板1上的多条数据线41，该多条数据线41和栅线21交叉布线，且在数据线41和栅线21划分的区域中以矩阵状配置子像素。
具体地，如图2所示，本发明实施例提供的阵列基板还包括与子像素一一对应的薄膜晶体管，每个薄膜晶体管由半导体层22、栅极绝缘膜23和栅线21构成。可选地，每个子像素中，数据线41经由贯穿栅极绝缘膜23和第一绝缘层51的接触孔与半导体层22的源极区域电连接，搭接电极42经由贯穿栅极绝缘膜23和第一绝缘层51的接触孔与半导体层22的漏极区域电连接；搭接电极42的上方形成有像素电极43，像素电极43经由贯穿第二绝缘层52、第三绝缘层53和第四绝缘层54的接触孔与搭接电极42电连接，由此，像素电极43即可通过搭接电极42与半导体层22的漏极区域相连。进一步可选地，该阵列基板可以为低温多晶硅(ltps)型阵列基板，即薄膜晶体管的半导体层22为ltps材料，并且，在半导体层22和玻璃基板1之间可以进一步设置遮光层6。
一种具体的实施例中，如图2所示，本发明实施例提供的阵列基板还包括触控电极32，具体地，触控电极层和tpm走线层之间设有第三绝缘层53，该第三绝缘层53设有供触控电极32和tpm走线31相连接的接触孔，触控电极32与tpm走线31经由该接触孔相连。
更具体地，如图1所示，触控电极可以包括多个电极块320，每个电极块320与触控芯片之间通过tpm走线31进行信号传输，以实现触控功能；可选地，触控电极块320采用氧化铟锡(ito)制备，具有透光性。
如图1和图2所示，触控电极32还作为公共电极使用，可选地，可以采用在一帧时间内分时对触控电极块320施加触控扫描信号和显示扫描信号，以通过分时复用实现其触控功能和显示功能。
具体地，本发明实施例提供的阵列基板中，像素电极43按与子像素相对应的电极块430的方式形成于玻璃基板1上，像素电极块430在俯视下至少部分与触控电极块320重合；具体地，触控电极块320作为公共电极使用时，像素电极块430与触控电极块320之间可以形成驱动电场，以驱动液晶分子偏转，从而使相应的子像素进行显示。可选地，像素电极43采用氧化铟锡(ito)制备，具有透光性。
如图1所示，一种具体的实施例中，触控电极块320以阵列状形成于基板1上，每个触控电极块320在像素阵列的列方向上覆盖多个子像素。具体地，每个触控电极块320可以采用一根或多根tpm走线31与触控芯片相连。
如图1和图2所示，一种具体的实施例中，tpm走线31可以与gate走线21一一对应，即每根gate走线21上层叠有一根tpm走线31。
具体地，tpm走线31的宽度小于gate走线21的宽度，进而，tpm走线31在基板1上的投影可以完全落入gate走线21的投影内，因此，本实施例阵列基板的开口率较高。
可选地，tpm走线31的宽度较gate走线21宽度可以小1um；例如，本实施例的阵列基板中，gate走线21的宽度可以为3.5um,tpm走线31的宽度可以为2.5um，tpm走线31的两边与gate走线21的两边分别具有0.5um的距离。
如图1和图2所示，一种具体的实施例中，tpm走线31可以包括层叠设置的第一层走线和第二层走线，其中，第一层走线的材料包括银金属，第二层走线的材料包括氧化铟锡(ito)。
可选地，第一层走线层的厚度可以为1500埃，第二层走线层的厚度可以为100埃。
本发明实施例中的tpm走线31第一层走线中包括金属银，可以降低走线的电阻，但是单质银不稳定，从而通过在第一层走线上增加第二层走线，以提高tpm走线31的稳定性。
本发明实施例还提供了一种显示面板，该显示面板包括上述任一实施例的阵列基板。具体地，该显示面板为fullincell型触控显示面板，该显示面板的开口率较高，且不易产生x-line不良，可以实现高ppi设计。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施例中的显示面板。
如图3～图5所示，基于本发明实施例所提供的阵列基板，本发明实施例还提供了一种阵列基板的制备方法，该方法包括以下步骤，如图6所示：
步骤s101，在基板上形成gate走线层，采用构图工艺形成gate走线21图形；
步骤s102，在gate走线2上形成tpm走线层，采用构图工艺形成tpm走线31图形；tpm走线31与gate走线21绝缘，且它们在基板上的正投影至少部分重叠。
如图3～图5所示，一种具体的实施例中，在形成tpm走线31之前，本发明实施例的制备方法还可以还包括以下步骤：
形成半导体层22、源漏极搭接层(包括数据线41和搭接电极42)、以及各层间的绝缘膜等结构。
如图4所示，一种具体的实施例中，在形成tpm走线31之后，本发明实施例的制备方法还包括以下步骤，如图6所示：
步骤s103，在tpm走线31上形成绝缘层，采用构图工艺形成接触孔；
步骤s104，在绝缘层上形成触控电极层，采用构图工艺形成触控电极32图形；触控电极32与tpm走线31之间通过接触孔电相连。
可选地，上述绝缘层可以采用sinx材料，其厚度可以为2000埃左右。
如图5所示，一种具体的实施例中，在形成触控电极32之后，本发明实施例的制备方法还可以还包括以下步骤：
在基板上形成像素电极层，通过构图工艺形成像素电极43图形。
一种具体的实施例中，tpm走线可以包括第一层走线和第二层走线双层结构，其中，第一层走线包括银金属材料，第二层走线包括氧化铟锡材料，具体可以采用以下步骤形成：
在基板上形成第一层走线层；
在第一层走线层上形成第二层走线层；
通过构图工艺形成tpm走线图形，该tpm走线图形包括第一层走线和第二层走线两层。
一种具体的实施例中，第一层走线层的厚度可以为1500埃，第二层走线层的厚度可以为100埃。
如图3～图5所示，一种具体的实施例中，每根gate走线21上层叠有一根tpm走线31。
具体地，tpm走线31的宽度小于gate走线21的宽度，进而，tpm走线31在基板上的投影可以完全落入gate走线21的投影内，因此，本实施例阵列基板的开口率较大。
可选地，tpm走线31的宽度较gate走线21宽度可以小1um；例如，本实施例的阵列基板中，gate走线21的宽度可以为3.5um,tpm走线31的宽度可以为2.5um，tpm走线31的两边与gate走线21的两边分别具有0.5um的距离。
具体地，本发明实施例中所述的构图工艺可以包括曝光，显影，刻蚀，剥离等常规工艺。另外，本发明实施例中的各数值设置均为举例说明，实际设计时并不局限于此数值。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。