本揭示是关于半导体装置及其制造方法，特别是关于一种具有电阻-电容结构的半导体装置及其制造方法。
背景技术
随着互补式金属氧化物半导体装置(complementarymetaloxidesemiconductor,cmos)的尺寸越来越小，需要新的材料和概念以达到高阶效能的目标。cmos技术包括n型金属氧化物半导体(n-typemetaloxidesemiconductor,nmos)及p型金属氧化物半导体(p-typemetaloxidesemiconductor,pmos)。举例而言，金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)是用于放大或转换电子信号的晶体管。对于金属氧化物半导体场效晶体管(mosfet)例如nmos、pmos及各种其他装置而言，其中一个效能标准是装置的转换频率。晶体管的栅极电极、源极区及漏极区均设有接触窗。
电阻–电容(resistor-capacitor,rc)电路是由电阻及电容所组成，并由电压或电流所驱动的电子电路，又被称为rc结构或rc网络。rc电路提供不同的功能。举例而言，rc电路可通过阻挡特定频率，并让其他频率通过来过滤某一信号。
为了提供具有高效rc结构的半导体电路，不同的方法已被提出。举例而言，具有与金属-绝缘体-金属(metal-insulator-metal,mim)电容连接的电阻的装置提供了rc结构。mim电容的上部金属电极及下部金属电极的至少一者使用了具有特定片电阻值(sheetresistance)的电阻金属板。电阻金属板整体地形成了电容电极及电阻，并在其内建立了一系列的rc电路。此技术能够降低半导体装置的整体尺寸。但是其具有限制，例如无法提供平行rc电路。在一些实施方式中，使用了高电阻图案化技术。然而这些高电阻图案是由额外的光罩所定义，且图案的维度受限于如spice模型(simulatedprogramwithintegratedcircuitemphasis)等的设计工具。
因此，需要一种用于提供高效率rc结构、具有较小尺寸且容许设计弹性的半导体装置，同时需能降低整体装置结构的尺寸，并使得rc电路具有优良且可靠的效能。
技术实现要素：
本揭示提供一种形成半导体装置的方法，包括形成电容于基板上方的第一栅极结构中。此电容包括第一栅电极、半导体层、介电层及第二导电层。第一栅电极具有第一导电层。半导体层具有半导体材料及掺杂物。介电层设置于第一栅电极及半导体层之间。第二导电层接触半导体层。此方法亦包括形成电阻于基板上方。此电阻包括第三导电层，并电性连接至电容。
附图说明
本揭示的态样可由以下的详细叙述结合附图阅读来获得最佳的理解。应强调，根据工业标准实务，各特征并未按比例绘制，并且仅用于示意的目的。事实上，为了论述的清楚性，各特征的大小可任意地增加或缩小。在说明书全文和附图中，相似的标号表示相似的特征。
图1a是根据某些实施方式绘示形成半导体装置的方法流程图；
图1b是根据某些实施方式绘示形成电容的方法流程图；
图2至图5是根据某些实施方式的一装置的一部分于制造阶段的透视图，制造阶段中包括形成具有半导体区的虚拟栅极以及形成装置栅极；
图6是绘示在一些实施方式中，图5的装置中的装置栅极的细部放大横截面图；
图7绘示的是图5内的装置中，移除相邻于半导体区的侧壁的间隔层及层间介电层(interlayerdielectric,ild)后的透视图；
图8是绘示在一些实施方式中虚拟栅极的横截面图，其中绘示通过布植制程以掺杂物掺杂半导体区以形成电容的半导体层的一步骤；
图9是根据某些实施方式所绘示的图8的虚拟栅极的横截面图，其中绘示电容及具有导电层的电阻；
图10是在一些实施方式中，另一个具有电容及电阻的虚拟栅极的横截面图；
图11是根据某些实施方式绘示具有多层结构的所形成装置的透视图。
具体实施方式
以下的揭示提供许多不同实施方式或实施例，以实现本揭示的不同的特征。以下叙述的部件及配置的特定实施例，以简化本揭示。当然，这些仅为实施例，并且不用以作为限制。举例而言，在随后的叙述中，第一特征在第二特征上方或在第二特征上的形成可包括第一特征及第二特征形成为直接接触的实施方式，亦可包括额外特征可形成在第一特征及第二特征之间，使得第一特征及第二特征可以是不直接接触的实施方式。另外，本揭示在各实施例中可重复元件符号及/或字母。此重复是为了简单及清楚的目的，且本身不指示各实施方式及/或组态之间的关系。
此外，本文中可使用空间性相对用词，例如“下部”、“之下”、“较低的”、“之上”、“上部”及其类似用语，是利于叙述附图中一个元件或特征与另一个元件或特征的关系。这些空间性相对用词本意上涵盖除了图中所绘示的位向之外，也涵盖使用或操作中的装置的不同位向。装置也可被转换成其他位向(旋转90度或其他位向)，因此本文中使用的空间性相对描述以应做类似的解释。
在本揭示中，单数形式：“一”和“该”包括复数的引用，并且对特定数值的引用至少包括该特定值，除非上下文另外明确指示。因此，举例而言，对“纳米结构”的引用，对本领域中熟悉此项技术者而言是已知的一个或多个的此类结构及其等效物的引用，以此类推。当数值以近似值表示时，通过使用前置词“约”，将可理解的是此特定值是形成另一个实施方式。如在此所使用的，“约为x”(其中x是数值)较佳地是指所记载数值的±10％，包括端值。举例而言，用语“约为8”较佳地是指7.2到8.8的值，包括端值。举另一个例子，用语“约为8％”较佳地(但不一定)是指7.2％至8.8％的值，包括端值。若出现范围时，所有的范围都是包括端值，且是可以结合的。举例而言，当记载“1至5”的范围时，所记载的范围应该被解释为包括范围“1至4”、“1至3”、“1至2”、“1至2和4至5”、“1至3和5”、“2至5”及其类似。此外，当以正面方式提供一些替代时，这些替代可被解释为表示可以排除任何替代方案，例如通过权利要求中的负面限制。举例而言，当记载“1至5”的范围时，所记载的范围可被解释为包括负面排除1、2、3、4或5中的任何一个的情况；因此，“1至5”的记载可被解释为“1和3-5，而非2”，或者简单地为“其中不包括2”。目的是在此所正面叙述的任何组件、元件、属性或步骤，在权利要求中可被明确地排除，无论这些组件、元件、属性或步骤是否被列为替代，或其单独被记载。
本揭示提供形成半导体装置的方法以及所形成的装置。图1a至图1b所述的方法是参照图2至图11中的结构。在图2至图11中，相似的元件是以相似的标号表示，且为了简明起见，并不重复前文中参照之前的附图的结构所已经提供的叙述。
为了简明起见，除非另有明确指出，否则以下所提到的“掺杂物”将被理解为包括添加到半导体材料中以提高导电性的物质，并包括p型掺杂物、n型掺杂物以及具有同族材料的半导体材料。举例而言，在一些实施方式中，在多晶硅中使用锗(ge)作为掺杂物。受到掺杂的半导体材料称为锗掺杂的硅或iv-iv族半导体化合物。多晶硅是多晶体硅，是高纯度的硅的多晶态。
除非另有明确指出，否则以下所提到的“硅氮化物”将被理解为具有任何比例的硅及氮的材料(例如si3n4)，而“硅氧化物”将被理解为包括具有任何比例的硅及氧的材料(例如sio2)。
图1a绘示制造半导体装置的方法10。在步骤12中，形成电容于第一栅极结构(虚拟栅极)中，并位于基板102上方(图2至图10)。如以下进一步详细叙述的，根据某些实施方式，步骤12可至少包括图1b中所示的步骤28、步骤32及步骤34。如以下进一步详细讨论的，除了步骤28、步骤32及步骤34之外，步骤12可选择性地包括其他步骤，例如图1b中所示的步骤22、步骤24、步骤26及步骤30。
参照图1b，在步骤22中，提供第一半导体区106。第一半导体区106包含半导体材料，并位于基板102之上。参照图2，在一些实施方式中，半导体装置100的一部分包括第一半导体区106及第二半导体区108。第一半导体区106及第二半导体区108形成于基板102之上。
基板102可以是具有半导体材料的晶圆。基板102的合适材料的例子包括硅、锗、化合物半导体及绝缘体上半导体(semiconductor-on-insulator,soi)基板，但不限于此。化合物半导体可以是iii-v族半导体化合物，例如砷化镓(gaas)。soi基板可包括绝缘体上半导体例如玻璃。
在基板102之上形成绝缘体层或绝缘结构，例如浅沟槽隔离区104(shallowtrenchisolation,sti)。浅沟槽隔离区104对被浅沟槽隔离区104所分隔的半导体区提供电性绝缘。浅沟槽隔离区104以绝缘材料所充填。绝缘材料可以例如是高密度等离子氧化物(highdensityplasmaoxide,hdp)材料。
第一半导体区106及第二半导体区108的合适材料的例子包括非晶硅、多晶硅、多晶硅/锗或任何其他可以被选择性地掺杂的半导体材料，但不限于此。在一些实施方式中，第一半导体区106及第二半导体区108包括多晶硅，或由多晶硅所制成，且形成于浅沟槽隔离区104上或之上。根据某些实施方式，第一半导体区106是用以制造虚拟栅极500(第一栅极结构)，而虚拟栅极(第一栅极结构)500将会被进一步处理，以制造rc结构并调控rc结构的电容和电阻。第二半导体区108与鳍片110耦接，并用以制造装置栅极350(第二栅极结构)。在一些实施方式中，设置绝缘材料例如硅氮化物层112及硅氧化物层114于第一半导体区106及第二半导体区108之上。
本方法亦可包括形成半导体装置的其他部分(未绘示)于基板102上或之上。举例而言，半导体装置的其他部分可包括一个或多个缓冲层(bufferlayer)、通道层、源极区及漏极区。本方法可包括原位掺杂，以在基板102的表面中形成源极区及漏极区。鳍片110可包括半导体材料例如硅，并成为源极区/漏极区150(图3)。在一些实施方式中，通道层(未绘示)设置于源极区及漏极区之间，并通过第二半导体区108。
在步骤24中，间隔层120及层间介电层130(interlayerdielectric,ild)形成并毗邻于第一半导体区106及第二半导体区108的侧壁。所形成的结构200绘示于图3中。在一些实施方式中，在制造时，薄的间隔层120覆盖于装置的顶表面上。在一些实施方式中，间隔层120的厚度达到埃(angstroms)等级，且可由氧化物、氮化物、氮氧化物、其组合及其他合适的绝缘材料所形成。在一些实施方式中，间隔层是由任何比例的硅氮化物或硅氧化物所形成(例如si3n4)。层间介电层130充填于第一半导体区106及第二半导体区108之间的空间或沟槽。层间介电层130的合适材料的例子包括硅氧化物、氮氧化硅、磷硅酸盐玻璃(phosphosilicateglass,psg)、硼磷硅酸盐玻璃(borophosphosilicateglass,bpsg)、其组合或其他合适的材料，但不限于此。可使用化学气相沉积、高密度等离子化学气相沉积、旋转涂布、溅射或其他合适的方法来形成层间介电层130。
在步骤26中，分别形成第一沟槽116及第二沟槽118于第一半导体区106及第二半导体区108内。所形成的结构250绘示于图4。在一些实施方式中，可使用湿蚀刻、干蚀刻(例如反应性离子蚀刻(rie)、等离子蚀刻)及/或其他合适的制程来蚀刻可由多晶硅制成的第一半导体区106及第二半导体区108。在一些实施方式中，可使用含有等离子的制程气体例如含氯等离子来选择性地蚀刻第一半导体区106及第二半导体区108。
在步骤28中，形成第一介电层160、第二介电层162及第一栅电极164于第一沟槽116中。步骤28可包括数个制程步骤。参照图5，举例而言，第二介电层162可形成于第一沟槽116内，接着被蚀刻，并被第一栅电极164充填。第一介电层160可选择性地形成在第一栅电极164之上。在一些实施方式中，第一介电层160及第二介电层162包括硅氮化物。
在一些实施方式中，第一栅电极164是具有包括第一导电层的金属栅极，而第一导电层包括金属。金属栅极电极的合适材料的例子包括钨、铝、铜、钛、钽、钼、铂、氮化钽(tan)、氮化钛(tin)、氮化钨(wn)、钛铝(tial)、氮化钛铝(tialn)、tacn、tac、tasin、其他导电材料或其组合，但不限于此。
参照图5至图6，在一些实施方式中，在步骤16中形成第二栅极结构350(装置栅极)作为装置栅极，步骤16位于步骤28之前或之后。第二栅极结构350(装置栅极)耦接于通道区及/或源极区及漏极区。在一些实施方式中，第二栅极结构350(装置栅极)是金属栅极，包括以金属充填的第二栅电极154，如前文中对第一栅电极164所作的叙述。在一些实施方式中，第二栅电极154由钨所制成。
第二栅极结构350(装置栅极)亦可包括高介电系数介电质157。高介电系数介电质157位于第二栅电极154之下，且位于基板102之上。高介电系数介电质的材料的例子包括氧化铪(hfo2)、氧化铪硅(hfsio)、氮氧化铪硅(hfsion)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hfzro)、五氧化二钽(ta2o5)、氧化铝(al2o3)、二氧化钛(tio2)及其组合，但不限于此。
在一些实施方式中，第二栅极结构350(装置栅极)可进一步包括位于第二栅电极154及高介电系数介电质157之间的功函数材料层155及介电质层156。功函数材料层155例如氮化钛，而介电质层156例如硅氮化物。功函数材料层155被调整为具有适合的功函数，以增强集成电路的场效晶体管装置的性能。举例而言，若场效晶体管装置是n通道场效晶体管(n-channelfieldeffecttransistor,nfets)时，功函数层包括n型功函数金属(n-metal)，例如ta、tial、tialn、tacn、其他n型功函数金属或其一组合。若场效晶体管装置是p通道场效晶体管(p-channelfieldeffecttransistor,pfets)时，功函数层包括p型功函数金属(p-metal)，例如tin、tan、其他p-types功函数金属或其一组合。
参照图1b，在步骤30中，移除位于第一栅极结构中并与第一半导体区106的侧壁相邻的间隔层120及层间介电层130。参照图7，形成第三沟槽126以暴露第一半导体区106。所形成的结构370绘示于图7。
在步骤32中，通过布植制程以掺杂物170掺杂第一半导体区106至预定掺杂程度，以在电容178中形成半导体层176。掺杂物170可具有离子的形式。掺杂物170可以是与第一半导体区106中的半导体材料不同的任何材料，并且可以是p型掺杂物、n型掺杂物以及与第一半导体区106中的半导体材料同族的材料。掺杂物的合适材料的例子包括硼、磷、锗、碳、任何其他材料及其组合，但不限于此。在一些实施方式中，半导体材料是多晶硅。掺杂物包括锗(ge)。掺杂的半导体材料也被称为iv-iv族化合物半导体。电容178中的半导体层176包括以锗掺杂的多晶硅，其中锗掺杂浓度为1x1013原子/cm3至1x1016原子/cm3。
可通过离子布植技术或任何其他合适的制程来完成掺杂制程。前驱物可以是含有掺杂物的化学物质。举例而言，为了提供锗，前驱气体可以是geh4。在离子布植设备中，电子与电离室内的掺杂物前驱物碰撞，使掺杂物分子电离而产生等离子。等离子包括掺杂物离子170，并通过提取装置提取以形成离子束。在一些实施方式中，用于离子布植的能量来源具有0.5kev至60kev的电压。
在步骤34中，形成第二导电层182，第二导电层182接触半导体层176。第二导电层182的合适材料的例子包括硅化钛、钨、铝、铜、钛、钽、钼、铂、氮化钽(tan)、氮化钛(tin)、氮化钨(wn)、钛铝(tial)、氮化钛铝(tialn)、tacn、tac、tasin、其他导电材料或其组合，但不限于此。在一些实施方式中，电容178中的第二导电层182包括硅化钛，且其厚度可以是10nm至60nm(例如20-30nm)。可以在半导体层176上涂覆钛层。在退火步骤之后，钛与半导体层176的表面上及/或半导体层176内的硅反应，以形成包括硅化钛的第二导电层182。
参照第1a图，在步骤14中，形成电阻180于基板102上方。参照图8及图9，在一些实施方式中，结构400包括第一半导体区106的两个部分，这两个部分分别位于垂直方向及水平方向上。垂直方向上的部分与掺杂物170反应，以提供半导体层176。水平方向上的部分包括多晶硅，且可被遮蔽，并不会与掺杂物170发生反应。涂覆钛层至半导体层176上以及第一半导体区106的水平方向上的部分上时，在退火步骤之后，钛与第一半导体区106的水平部分的表面上及/或内部的硅反应，以提供第三导电层184。因此，电阻180中的第三导电层184包括硅化钛，其厚度可以是10nm至60nm(例如20nm至30nm)。第三导电层184的其他合适的材料的例子包括硅化钛、钨、铝、铜、钛、钽、钼、铂、氮化钽(tan)、氮化钛(tin)、氮化钨(wn)、钛铝(tial)、氮化钛铝(tialn)、tacn、tac、tasin、其他的导电材料或其组合，但不限于此。
参照图9至图10分别绘示的包括虚拟栅极(第一栅极结构)500及501的rc结构。对于包括虚拟栅极(第一栅极结构)500及501的rc结构而言，除了第一栅电极164的形状不同之外，其他部分是相同的。第一栅电极164可以具有任何合适的形状，例如长方体、直角棱柱、圆柱体、锥体或其任何组合。包括虚拟栅极(第一栅极结构)500及501的rc结构包括电容178及电阻180，其可通过串联形式、并联形式或其任何组合形式进行连接。
电容178由第一栅电极164、第二导电层182及半导体层176结合所形成。电容178可具有任何合适的形状，包括长方体、直角棱柱及圆柱体，但不限于此。电阻180由第三导电层184所形成，可选择性地结合第一半导体区106的水平部分。可通过掺杂时所使用的离子布植制程来调控掺杂物的浓度，掺杂物例如锗。掺杂物的浓度是用以调控具有电容178及电阻180的rc结构的电子性质。此方法提供了制造弹性，可制造具有任何电容值和电阻值的rc结构。所得到的rc结构用于调整具有虚拟栅极(第一栅极结构)500和装置栅极350(第二栅极结构)的集成电路的电子性质。
参照图1b，在步骤36中，可在此装置使用层间介电层130。可执行后续的制程步骤，例如形成层与层之间的多层结构和互连结构。图11绘示具有上述结构特征的所形成装置550。
装置550包括rc结构，此rc结构包括位于基板上方的第一栅极结构500(虚拟栅极)或第一栅极结构501(虚拟栅极)中的电容178，而电阻180形成于基板102的上方。在一些实施方式中，第一栅极结构(虚拟栅极)500或第一栅极结构501是金属栅极。电容178包括第一栅电极164、半导体层176、第二介电层162及第二导电层182。第一栅电极164包括第一导电层，而半导体层176包括半导体材料及掺杂物。第二介电层162设置于第一栅电极164及半导体层176之间，而第二导电层182接触半导体层176。电阻180包括第三导电层184，第三导电层184电性连接至电容178。
在一些实施方式中，第一半导体区106及第二半导体区108的材料包括多晶硅，而掺杂物170包括锗，其中锗浓度为1x1013原子/cm3至1x1016原子/cm3。第二介电层162包括多晶硅氮化物，而位于第一栅电极164中的第一导电层包括钨。在一些实施方式中，电容178为长方体、直角棱柱或任何其他合适的形状。半导体层176为中空长方体或具有敞开的顶表面及底表面的直角棱柱。第一栅电极164设置于半导体层176中。
装置550可进一步包括源极区/漏极区150、通道区(未绘示)以及耦接通道区的第二栅极结构350(例如装置栅极/金属栅极)。通道区设置于源极区/漏极区之间，并位于第二栅极结构350(装置栅极)下方，在图中并未绘示。第二栅极结构350包括第二栅电极154及高介电系数介电质157，其中第二栅电极154是以导电性材料充填，例如金属，而高介电系数介电质157位于第二栅电极154之下，并位于基板102之上。
本揭示的一态样提供形成半导体装置的方法。此方法包括形成电容于第一栅极结构(虚拟栅极)中，其中第一栅极结构位于基板之上，以及形成电阻于基板上方。电容包括第一栅电极、半导体层、介电层及第二导电层。第一栅电极包括第一导电层，半导体层包括半导体材料及掺杂物，介电层设置于第一栅电极与半导体层之间，而第二导电层接触半导体层。电阻包括第三导电层，且电性连接至电容。
在一些实施方式中，电容的形成包括以下的步骤：提供半导体区，此半导体区位于基板上方，且包括半导体材料；在半导体区内形成沟槽；在沟槽中形成介电层及第一栅电极；通过布植制程以掺杂物掺杂半导体区至一预定掺杂程度，以在电容中形成半导体层；以及形成第二导电层，第二导电层接触半导体层。在半导体区中形成沟槽之前，此方法可进一步包括：形成相邻于半导体区的侧壁的间隔层及层间介电层。在以掺杂物掺杂半导体区之前，此方法亦可包括移除相邻于半导体区的侧壁的间隔层及层间介电层。
在一些实施方式中，半导体材料是多晶硅。掺杂物包括锗(ge)。电容中的半导体层包括锗掺杂的多晶硅，其中锗的浓度为1x1013原子/cm3至1x1016原子/cm3。
在一些实施方式中，第一栅极结构是金属栅极。第一栅电极中的第一导电层包括金属。在一些实施方式中，电容中的第二导电层与电阻中的第三导电层是相同或不同的，且可包括硅化钛。
在一些实施方式中，本揭示内所提供的本方法进一步包括形成第二栅极结构以作为与通道区及/或源极区和漏极区耦接的装置栅极。在一些实施方式中，第二栅极结构是金属栅极，且包括第二栅电极，第二栅电极是以金属充填。第二栅极结构亦可包括高介电系数介电质，此高介电系数介电质位于第二栅电极之下，并位于基板之上。
更具体地，本揭示提供形成半导体装置的方法。此方法包括形成电容于基板之上的第一栅极结构(虚拟栅极)中，以及形成电阻于基板之上。电容包括第一栅电极、半导体层、介电层及第二导电层。第一栅电极包括第一导电层，而第一导电层包括金属。半导体层包括多晶硅及作为掺杂物的锗。介电层设置于第一栅电极和半导体层之间。第二导电层接触半导体层。电阻包括第三导电层，并电性连接至电容。电容及电阻形成了电阻-电容结构(rc结构)。
在一些实施方式中，电容的形成包括以下步骤：提供半导体区，此半导体区位于基板上方且包括硅；形成沟槽于半导体区内；形成介电层及第一栅电极于沟槽中；通过布植制程以锗掺杂此半导体区至一预定掺杂程度，以在电容中形成半导体层；形成接触半导体层的第二导电层。在一些实施方式中，此预定掺杂程度是锗在多晶硅中的浓度，为1x1013原子/cm3至1x1016原子/cm3。介电层包括硅氮化物，而第一栅电极中的金属包括钨。电容中的第二导电层以及电阻中的第三导电层包括硅化钛。
在另一态样中，本揭示提供一半导体装置。此半导体装置包括电容，此电容位于设置于基板上方的第一栅极结构(例如虚拟栅极或金属栅极)中。电容包括第一栅电极、半导体层、介电层及第二导电层。第一栅电极包括第一导电层。半导体层包括半导体材料及掺杂物。介电层设置于第一栅电极及半导体层之间。第二导电层接触半导体层。此半导体装置进一步包括位于基板上方的电阻。此电阻包括第三导电层，并电性连接至电容。
在一些实施方式中，半导体材料包括多晶硅，而掺杂物包括锗，其中锗的浓度为1x1013原子/cm3至1x1016原子/cm3。介电层包括多晶硅氮化物，而第一栅电极中的第一导电层包括钨。在一些实施方式中，电容的形状为长方体或直角棱柱。半导体层的形状为中空长方体或直角棱柱。第一栅电极设置于其中。
半导体装置可进一步包括源极区/漏极区、通道区以及耦接通道区的第二栅极结构(例如装置/金属栅极)。第二栅极结构包括第二栅电极及高介电系数介电质，其中第二栅电极是以金属充填，而高介电系数介电质位于第二栅电极之下，并位于基板之上。
上文概述若干实施例的特征，使得熟悉此技艺者可更好地理解本揭示的态样。熟悉此技艺者应了解，他们可轻易地使用本揭示作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此技艺者亦应认识到，此类等效结构并未脱离本揭示的精神及范畴，且可在不脱离本揭示的精神及范畴的情况下，产生本文的各种变化、替代及更改。