本发明涉及电子装置(半导体模块)，例如涉及应用于在基板搭载有具备功率晶体管的多个半导体部件的电子装置而有效的技术。
背景技术
存在一种在基板上搭载有具备功率晶体管的多个半导体芯片的电子装置(参照日本特开2016-66974号公报(专利文献1)、日本特开2002-203941号公报(专利文献2)以及日本特开2006-86438号公报(专利文献3))。多个半导体芯片分别具备的功率晶体管例如被用作构成电力变换电路的一部分的开关元件。另外，存在如下技术：使连接到正的端子的金属板与连接到负的端子的金属板以近距离彼此相对，从而利用在各金属板之间产生的互感来使各金属板的寄生电感降低。
专利文献1：日本特开2016-66974号公报
专利文献2：日本特开2002-203941号公报
专利文献3：日本特开2006-86438号公报
技术实现要素：
发明所要解决的课题
在驱动空气调节装置、汽车或者各种产业设备等的电力供给系统中，装入逆变器电路等电力变换电路。作为该电力变换电路的结构例，存在如下电子装置(电力变换装置、半导体模块)，在该电子装置中，具有作为开关元件而动作的晶体管(功率晶体管)的多个半导体芯片搭载于一个基板，并且相互电连接。
在上述经模块化的电子装置的性能的指标中，例如有电力变换效率等电特性、绝缘耐压等电可靠性或者模块的安装面积等。本申请发明者探讨适用于上述经模块化的电子装置的性能提高的解决方案，判断为存在改善上述性能指标的余地。
例如，根据改善电子装置的电特性的观点，优选通过使向构成电力变换电路的半导体部件供给高侧的电位的传送路径与供给低侧的电位的传送路径的距离接近，从而利用互感来使各传送路径的寄生电感的影响降低。但是，在电力变换装置等功率模块的情况下，高侧的传送路径与低侧的传送路径的电位差也有时为例如几百伏特左右。因此，需要使高侧与低侧的绝缘耐压提高。
其他课题和新颖的特征将根据本说明书的叙述以及附图而变得明确。
用于解决课题的技术方案
一个实施方式的电子装置具有与具备第1功率晶体管的第1半导体部件连接的第1导体棒以及与具备第2功率晶体管的第2半导体部件连接的第2导体棒。上述第1导体棒以及上述第2导体棒分别具备隔着绝缘材料彼此相对、并且沿着与基板的第1主面交叉的第1方向延伸的第1部分。另外，上述第1导体棒具备位于上述第1部分与露出部之间并向远离上述第2导体棒的第2方向延伸的第2部分以及位于上述第2部分与上述露出部之间并沿着上述第2方向延伸的第3部分。上述第3部分在上述第1方向上的延伸距离比上述第2部分在上述第2方向上的延伸距离短。
发明效果
根据上述一个实施方式，能够提高电子装置的性能。
附图说明
图1是示出与3相感应马达连接的逆变器电路的结构例的电路图。
图2是示出电子装置的外观的立体图。
图3是示出图2所示的电子装置的内部结构的俯视图。
图4是沿着图2的a-a线的剖视图。
图5是示出形成有图3所示的晶体管的半导体芯片的正面侧的形状的俯视图。
图6是示出图5所示的半导体芯片的背面的俯视图。
图7是示出图5以及图6所示的半导体芯片具有的晶体管的结构例的剖视图。
图8是示出形成有图3所示的二极管的半导体芯片的正面侧的形状的俯视图。
图9是示出图8所示的半导体芯片的背面的俯视图。
图10是示出图8以及图9所示的半导体芯片具有的二极管的结构例的剖视图。
图11是示出图3所示的半导体装置的一个主面侧的形状例的俯视图。
图12是示出图11所示的半导体装置的相反侧的主面的形状例的俯视图。
图13是示出图11以及图12所示的半导体装置的内部结构的俯视图。
图14是沿着图11的a-a线的剖视图。
图15是示出图4所示的电子装置的等价电路的说明图。
图16是放大地示出与图3所示的半导体装置连接的母线的周边的放大剖视图。
图17是从侧面观察图16所示的母线以及半导体装置的侧视图。
图18是从与图17相反的一侧的侧面观察图16所示的母线以及半导体装置的侧视图。
图19是示出图14所示的半导体装置的组装流程的说明图。
图20是示出接着图19的半导体装置的组装流程的说明图。
图21是示出接着图20的半导体装置的组装流程的说明图。
图22是示出在图20所示的密封工序中形成有密封半导体芯片的密封体的状态的放大剖视图。
图23是示出图4所示的电子装置的组装流程的说明图。
图24是示出接着图23的电子装置的组装流程的说明图。
图25是示出与图15不同的电子装置的电路结构例的电路图。
图26是示出图25所示的电子装置的内部结构的俯视图。
图27是沿着图26的a-a线的剖视图。
图28是放大地示出与图27所示的半导体装置连接的母线的周边的放大剖视图。
图29是示出图27所示的低侧的母线与半导体装置的连接部分的变形例的放大剖视图。
图30是示出图27所示的高侧的母线与半导体装置的连接部分的变形例的放大剖视图。
图31是作为针对图16的变形例的电子装置的放大剖视图。
图32是图16所示的电子装置的放大剖视图。
标号说明
adh1、adh2、adh3导电性粘接材料(芯片键合材料、导电性构件、连接
构件、接合材料)
adp阳极(阳极焊盘、正面电极)
bnd1、bnd2、bnd3、bnd4连接构件(导电性构件、导电性粘接材料、接合材料)
bp1、bp2、bp3、bp4、bp5、bp6部分
bpc接合部
bpf伸出部
bsb背面(下表面)
bs1、bs2、bs3面
bsn、bsp、bsu母线(导电性构件、连接构件、导体棒、导体板)
bss突出部
bst正面(上表面)
bw引线(导电性构件)
cap电容元件
cas壳体
cdp阴极(阴极焊盘、背面电极)
chp1、chp2半导体芯片(半导体部件)
chpb背面(面、下表面、主面)
chpt正面(面、上表面、主面)
clp压板(导电性构件、金属板、电极连接构件)
cnt控制电路(逻辑电路、运算电路)
cp集电极(集电极焊盘、背面电极)
cs1-cs8、s1-s11步骤
ct集电极端子(封装体端子、背面端子)
d1、d2、d3、d4、ds2、ds3延伸距离
d1w、d3w、d4w延伸距离(宽度)
dp芯片焊盘(芯片搭载部、金属板、接头、散热器)
ea1、ea2、ea3电子装置(半导体模块、功率模块)
ep发射极(发射极焊盘、正面电极)
er、nr1、nr2、nr3、nr4、pr1、pr2、pr3、pr4
半导体区域
esp传感电极
et发射极端子(封装体端子、正面端子)
fwd二极管(续流二极管)
gc栅极驱动电路(栅极控制电路)
gd1、gd2、gd23间隔距离
ge、gp栅极(栅极焊盘、正面电极)
gox栅极绝缘膜
gt栅极端子
gte1、gte2、ht、lt、nte、pte、ute、vte、wte
端子(外部端子、露出部)
if1绝缘板(绝缘材料)
if2树脂体(绝缘材料)
ld、ldc引脚(端子)
lf引脚框架
lff框部
lg1、lg2、lg3支路
lg1a、lg1b单位支路
ls1、ls2长边
mpl1、mpl2金属板(导电性构件)
mp1、mp2导体图案(金属图案)
mr密封体(树脂体)
mrb主面(下表面、背面)
mrs侧面
mrt、mrt2、mst主面(上表面、正面)
mt马达
mte监控端子
ntc、ptc、utc凹部(外部端子部)
nut螺母
pac、pac1、pac1a、pac1b、pac2、pac2a、pac2b
半导体装置(半导体封装体、半导体部件)
pkg封装体
pkt收容部(空间、凹部)
pwc逆变器电路
tr晶体管(功率晶体管)
tr沟槽
rt转子
sdf金属膜
sgte、st信号端子
ss3、ss4短边
tb联结杆
th1、th2贯通孔
tr沟槽
wb基板
wbb下表面(主面、背面、面)
wbt上表面(主面、正面、面)
具体实施方式
(本申请中的记载形式/基本术语/用法的说明)
在本申请中，实施方式的记载根据需要为了便于说明而分成多个部分等来记载，但除了特别明确示出出并非如此的意思的情况以外，它们并非相互独立的单独部分，不论记载在前或在后，关于单个例子的各部分，一方是另一方的部分详细情形或者一部分或者全部的变形例等。另外，原则上，关于相同的部分省略重复的说明。另外，关于实施方式中的各构成要素，除了特别明确示出出并非如此的意思的情况、逻辑上限定于该数量的情况以及根据文章前后关系明确地并非如此的情况以外，并非必须。
同样地，在实施方式等的记载中，关于材料、组成等，即使说“由a构成的x”等，除了特别明确示出出并非如此的意思的情况以及根据文章前后关系明确地并非如此的情况以外，并不排除包括a以外的要素的例子。例如，如果提及成分，则意味着“作为主要成分而包含a的x”等。例如，即使说“硅构件”等，也不限于纯净的硅，当然还包括sige(硅锗)合金、其他以硅为主要成分的多元合金、包含其他添加物等的构件。另外，即使说金镀层、cu层、镍镀层等，除了特别明确示出出并非如此的意思的情况以外，不仅是纯净的物质，而且还包括分别以金、cu、镍等为主要成分的构件。
进一步地，即使在论及特定的数值、数量时，除了特别明确示出出并非如此的意思的情况、理论上限定于该数量的情况以及根据文章前后关系明确地并非如此的情况以外，既可以是超过该特定的数值的数值，也可以是小于该特定的数值的数值。
另外，在实施方式的各图中，用同一或者类似的记号或者附图标记表示同一或者相同的部分，原则上不重复说明。
另外，在附图中，在反而变得繁杂的情况或者与空隙的区别明确的情况下，即使是剖面，也有时省略阴影线等。与此相关联地，在根据说明等而明确的情况等下，即便是平面上封闭的孔，也有时省略背景的轮廓线。进而，即使不是剖面，为了明确示出出不是空隙，或者为了明确示出出区域的边界，有时附加阴影线、点阵图案。
另外，本说明书中，“电子部件”意味着利用电子的部件，特别是，利用半导体内的电子的部件是“半导体部件”。作为该“半导体部件”的例子，能够列举半导体芯片。因此，包含“半导体芯片”的语句是“半导体部件”，“半导体部件”的上位概念是“电子部件”。
另外，在本说明书中，“半导体装置”是指具备半导体部件以及与该半导体部件电连接的外部连接端子的结构体，并且，意味着用密封体覆盖半导体部件的结构体。特别是，“半导体装置”构成为通过外部连接端子而能够与外部装置电连接。
进一步地，在本说明书中，“功率晶体管”意味着如下单位晶体管的集合体：通过对多个单位晶体管(单元晶体管)进行并联连接(例如，对几千个至几万个单位晶体管进行并联连接)，从而即使在大于单位晶体管的容许电流的电流下，也实现单位晶体管的功能。例如，在单位晶体管作为开关元件发挥功能的情况下，“功率晶体管”是在大于单位晶体管的容许电流的电流下也能够应用的开关元件。作为构成开关元件的“功率晶体管”，能够例示出igbt(insulatedgatebipolartransistor，绝缘栅双极型晶体管)、功率mosfet(metaloxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)。在本说明书中，“功率晶体管”这样的术语例如用作表示包含“功率mosfet”和“igbt”这两者的上位概念的语句。另外，有时将具备功率晶体管的半导体芯片称为功率半导体芯片。
(实施方式1)
在本实施方式中，作为在基板搭载有多个半导体装置的电子装置的例子，举出作为具备逆变器电路(电力变换电路)的半导体模块的电力变换装置来进行说明。
逆变器电路是指将直流电力变换成交流电力的电路。例如，如果交替地输出直流电源的正与负，则与此相应地，电流的朝向逆转。在该情况下，电流的朝向交替地逆转，因此，输出能够认为是交流电力。这是逆变器电路的原理。在这里，即使提到交流电力，也存在以单相交流电力、3相交流电力为代表的各种方式。在本实施方式中，以将直流电力变换成3相的交流电力的3相逆变器电路为例进行说明。另外，在本实施方式中，举出3相逆变器电路中的构成1个相的量的电子部件来进行说明。但是，本实施方式中的技术思想不限于应用于3相逆变器电路的情况，例如，还能够广泛应用于单相逆变器电路等。
<逆变器电路的结构例>
图1是示出与3相感应马达连接的逆变器电路的结构例的电路图。在图1中，具有作为3相感应马达的马达mt以及逆变器电路pwc。马达mt构成为利用相位不同的3相的电流来驱动。在马达mt中，利用相位偏移了120度的被称为u相、v相、w相的3相交流，在作为导体的转子rt的周围产生旋转磁场。在该情况下，磁场在转子rt的周围进行旋转。这意味着横穿作为导体的转子rt的磁通的朝向进行旋转。其结果，在作为导体的转子rt处发生电磁感应，感应电流流过转子rt。并且，由于在旋转磁场中流过感应电流而产生的力作用于转子rt，转子rt进行旋转。在图1所示的电路中，通过利用由直流制出交流的逆变器电路pwc，从而将交流电力供给到感应马达。图1所示的逆变器电路pwc生成3种(u相、v相、w相)交流电力，并供给到马达mt。
下面，说明逆变器电路pwc的结构例。如图1所示，在本实施方式中的逆变器电路pwc中，与3相对应地设置有晶体管tr和二极管fwd。本实施方式中的逆变器电路pwc具备的开关元件由将晶体管tr与二极管fwd反向并联连接而成的结构要素构成。换言之，图1所示的支路lg1的上分路以及下分路、支路lg2的上分路以及下分路、支路lg3的上分路以及下分路分别由将晶体管tr与二极管fwd反向并联连接而成的结构要素构成。
晶体管tr是作为开关元件而进行动作的功率晶体管，在本实施方式的例子中是igbt。在逆变器电路pwc中，将各上分路的晶体管tr与二极管fwd反向并联连接于被供给相对高的电位的高侧用的端子(例如，被供给正的电位的正电位端子)ht与马达mt的各相(u相、v相、w相)之间。另外，将各下分路的晶体管tr与二极管fwd反向并联连接于被供给比马达mt的各相相对低的电位的低侧用的端子(例如，被供给负的电位的负电位端子)lt与马达mt的各相(u相、v相、w相)之间。即，针对每个单相，设置有2个晶体管tr和2个二极管fwd。换言之，支路lg1、lg2以及lg3分别具备成为作为高侧用的开关元件而进行动作的功率晶体管的晶体管tr以及成为作为低侧用的开关元件而进行动作的功率晶体管的晶体管tr。因此，在3相设置有6个晶体管tr和6个二极管fwd。然后，将栅极驱动电路(栅极控制电路)gc连接于各个晶体管tr的栅极，通过该栅极驱动电路gc，控制晶体管tr的开关动作。在这样构成的逆变器电路pwc中，通过用栅极驱动电路gc控制晶体管tr的开关动作，从而将直流电力变换成3相交流电力，将该3相交流电力供给到马达mt。在图1所示的例子中，分别针对支路lg1、lg2以及lg3，各连接有一个栅极驱动电路gc。但是，作为变形例，支路lg1、lg2以及lg3分别也可以通过相同的栅极驱动电路gc来驱动。另外，例如，也有时6个晶体管tr分别通过不同的栅极驱动电路gc来驱动。另外，详细情况在后面叙述，本实施方式的电子装置ea1对应于图1所示的支路lg1、lg2以及lg3中的某一方。
在逆变器电路pwc中，作为开关元件，使用作为igbt的晶体管tr，并且以与晶体管tr反向并联连接的方式，设置有二极管fwd。根据仅通过开关元件来实现开关功能的观点，如果有作为开关元件的晶体管tr，则还考虑没有二极管fwd的结构。但是，在与逆变器电路pwc连接的负载中包括电感的情况下，需要设置二极管fwd。
在负载(在图1所示的例子中是马达mt)是不包括电感的纯电阻的情况下，没有进行回流的能量，因此不需要二极管fwd。但是，在将马达那样的包括电感的电路连接于负载的情况下，存在向与导通的开关相反的方向流过负载电流的状态(模式)。即，当在负载中包括电感的情况下，有时能量从负载的电感返回到逆变器电路pwc(有时电流发生逆流)。
此时，在作为igbt的晶体管tr单体的情况下，由于不具有能够使该回流电流流过的功能，因此，需要与晶体管tr反向并联地连接二极管fwd。即，在逆变器电路pwc中，在马达控制那样的在负载中包括电感的情况下，在断开了晶体管tr时，必须放出蓄积于电感的能量(1/2li2)。然而，在晶体管tr单体的情况下，无法流过用于释放蓄积于电感的能量的回流电流。因此，为了使蓄积于该电感的电能进行回流，与晶体管tr反向并联地连接二极管fwd。即，二极管fwd具有为了释放蓄积于电感的电能而使回流电流流过这样的功能。根据以上所述，在与包括电感的负载连接的逆变器电路pwc中，存在与作为开关元件的晶体管tr反向并联地设置二极管fwd的必要性。将该二极管fwd称为续流二极管。
另外，在逆变器电路pwc的情况下，例如如图1所示，将电容元件cap连接于高侧用的端子ht与低侧用的端子lt之间。该电容元件cap例如具有实现利用逆变器电路pwc使电涌电压降低、使系统电压稳定的功能。在图1所示的例子中，电容元件cap设置于逆变器电路pwc的外部，但电容元件cap也可以设置于逆变器电路pwc的内部。
另外，如图1所示，本实施方式的逆变器电路pwc具有包括相当于3个相的量的6个开关元件的输出部pw1以及控制输出部pw1的6个功率晶体管的驱动的控制部pw2。控制部pw2除了上述3个栅极驱动电路gc以外，还具有控制栅极驱动电路gc中包括的高侧用的驱动电路以及低侧用的驱动电路各自的动作的控制电路(逻辑电路、运算电路)cnt。另外，在图1中虽然省略图示，但除了上述以外，控制部pw2也可以还包括控制逆变器电路pwc的动作的各种控制电路。例如，也可以将使从栅极驱动电路gc输出的栅极驱动信号、输入到栅极驱动电路gc的信号等的噪声降低的噪声滤波器电路形成于控制部pw2。另外，也可以将例如测定构成输出部pw1的电子部件的温度等、并进行经测定的电信号的噪音过滤或者放大的电路形成于控制部pw2。
<电子装置>
接下来，说明构成图1所示的逆变器电路pwc的电子装置的例子。下面说明的电子装置ea1是具备对应于图1所示的支路lg1、lg2以及lg3中的某一方的电路的半导体模块。如图1所示，能够使用3个电子装置ea1来构成3相的逆变器电路pwc。另外，能够使用1个电子装置ea1来构成单相的逆变器电路。另外，在下面的说明中，作为一个例子，举出图1所示的对应于与u相连接的支路lg1的电子装置ea1来进行说明。因此，在下面的说明中，作为连接到马达mt的端子而使用与u相连接的端子ute来进行说明。但是，图1所示的3个电子装置ea1分别是相同的结构，因此，通过将下面说明的“与u相连接的端子ute”的部分置换成“与v相连接的端子vte”或者“与w相连接的端子wte”，从而成为对应于支路lg2、支路lg3的电子装置ea1的说明。
图2是示出本实施方式的电子装置的外观的立体图。图3是示出图2所示的电子装置的内部结构的俯视图。在图3中，对搭载于基板wb上的半导体装置pac1、pac2的密封体以及介于母线bsp与母线bsn之间的绝缘板if1附加点阵图案。另外，图4是沿着图2的a-a线的剖视图。在图4中，对设置于基板wb等构件的贯通孔的部分附加虚线。另外，图4所示的端子ute经由配置于沿着图2的a-a线的剖面以外的剖面的母线bsu连接到导体图案mp1。在图4中，用双点划线表示设置于不同的剖面的母线bsu的轮廓。
如图2所示，本实施方式的电子装置ea1具有壳体cas以及从壳体cas露出的多个外部端子。如图4所示，壳体cas具有收容搭载有半导体装置(半导体部件、半导体封装体)pac1、pac2的基板wb的收容部(空间、凹部)pkt。壳体cas是覆盖基板wb的盖构件，基板wb的上表面wbt被壳体cas覆盖。在图4所示的例子中，基板wb的下表面wbb从壳体cas露出。
壳体cas以及基板wb分别具有相互重叠地设置的贯通孔th1，通过将未图示的螺栓等紧固夹具插入到贯通孔th1，能够将壳体cas与基板wb固定于未图示的安装基板。在本实施方式的例子中，壳体cas是长方形的平面形状，沿着x方向具有长边，沿着与x方向正交的y方向具有短边。
另外，在从壳体cas露出的多个外部端子中，包括以下的端子。即，电子装置ea1具有端子pte以及端子nte。另外，电子装置ea1具有图1所示的作为与u相连接的输出端子的端子ute。端子pte连接于图1所示的端子ht。另外，端子nte连接于图1所示的端子lt。另外，电子装置ea1具有在与半导体装置之间传送信号的多个信号端子sgte。在多个信号端子sgte中，包括将栅极信号传送到半导体装置的端子gte1、gte2。另外，在多个信号端子sgte中包括监控端子mte，该监控端子mte输出用于监视例如温度、电压或者电流等半导体装置的动作状态的信号。在本实施方式的例子中，信号端子sgte是输出端子。但是，也可以设置有作为将信号输入到半导体装置的输入端子的信号端子sgte。
在多个外部端子的排列方法中，存在各种变形例，在本实施方式的例子中，多个外部端子以如下方式排列。即，端子pte、端子nte以及端子ute在壳体cas的两条长边之间沿着壳体cas的一条长边在x方向上排列。另外，多个信号端子sgte沿着壳体cas的一条短边在y方向上排列。
另外，电子装置ea1的端子ute、端子pte以及端子nte分别是以下结构。如图4所示，壳体cas具有在基板wb的上方沿着x方向排列的凹部(外部端子部)utc、凹部(外部端子部)ntc以及凹部(外部端子部)ptc。将螺母nut分别收容于凹部utc、ntc、ptc。另外，作为用于将收容于壳体cas的收容部pkt内的多个半导体装置pac1、pac2与外部设备(例如，图1所示的马达mt)电连接的导电性构件的母线bsp、bsn以及bsu各自的一部分(露出部)露出到壳体cas的外部。
该母线bsp、bsn以及bsu分别具有的从壳体cas露出的露出部覆盖收容于凹部ptc、ntc、utc的螺母nut。另外，在母线bsp、bsn以及bsu分别具有的从壳体cas露出的露出部，形成有贯通孔th2。将未图示的螺栓等紧固夹具插入到贯通孔th2，与收容于凹部ptc、ntc、utc的螺母nut连结，从而将母线bsp、bsn以及bsu分别具有的从壳体cas露出的露出部即端子pte、端子nte以及端子ute固定于螺母nut。
在本申请中，将母线bsp、bsn以及bsu的露出到壳体cas的外部的部分(即，露出部)定义为外部端子。因此，图3所示的多个外部端子分别是从被壳体cas覆盖的部分导出到壳体cas的外侧的导电性构件，但被壳体cas覆盖的部分不包括在外部端子中。
另外，电子装置ea1具有基板wb。基板wb具有上表面(正面、面)wbt以及位于上表面wbt的相反侧的下表面(背面、面)wbb。基板wb的上表面wbt是由一对长边以及与一对长边交叉的一对短边构成的大致矩形形状。在图3所示的例子中，基板wb的上表面wbt具有沿x方向延伸的两条长边以及沿y方向延伸的两条短边。在基板wb的上表面wbt形成有多个导体图案mp1。半导体装置(半导体部件)pac1、pac2搭载于形成于基板wb的上表面wbt的导体图案mp1上。
如上所述，本实施方式的电子装置ea1是具备对应于图1所示的支路lg1的电路的半导体模块。因此，电子装置ea1分别具有1个具备相当于图1所示的支路lg1的上分路的晶体管tr的半导体装置pac1以及具备相当于支路lg1的下分路的晶体管tr的半导体装置pac2。将半导体装置pac1和半导体装置pac2以沿着x方向相互相邻的方式搭载。
详细情况在后面叙述，电子装置ea1具有的2个半导体装置具备彼此相同的结构。换言之，电子装置ea1中包括的2个半导体装置是彼此相同种类的电子部件。详细情况在后面叙述，半导体装置pac1与半导体装置pac2的在导体图案mp1上搭载的朝向不同。另外，关于半导体装置pac1与半导体装置pac2，如上所述在导体图案mp1上搭载的朝向不同，与此相伴地，引脚ld的弯曲方向彼此不同。但是，除上述不同点之外，半导体装置pac1与半导体装置pac2具备相同的结构。例如，半导体装置pac1与半导体装置pac2分别具备图1所示的晶体管tr以及二极管fwd。
另外，将母线bsp连接于半导体装置pac1，将母线bsn连接于半导体装置pac2。另外，半导体装置pac1以及半导体装置pac2分别经由导体图案mp1与母线bsu电连接。关于母线bsp以及母线bsn的结构以及布局的详细情况，在后面叙述。
另外，如图3所示，半导体装置pac1连接于端子gte1以及监控端子mte，半导体装置pac2连接于端子gte2以及监控端子mte。从半导体装置pac1以及半导体装置pac2分别导出多条引脚ld。多条引脚ld分别经由作为形成于基板wb的上表面wbt的布线图案的导体图案mp2连接于信号端子sgte。
另外，在基板wb的上表面wbt形成有导体图案(金属图案)mp1。半导体装置pac1以及半导体装置pac2搭载于一个导体图案mp1上。换言之，半导体装置pac1与半导体装置pac2经由导体图案mp1电连接。导体图案mp1经由母线bsu连接于端子ute。
<半导体芯片的结构>
接下来，依次说明电子装置ea1具备的各构件的详细结构。首先，参照附图，说明构成图1所示的逆变器电路pwc的晶体管tr与二极管fwd的结构。图5是示出形成有图1所示的晶体管的半导体芯片的正面侧的形状的俯视图。图6是示出图5所示的半导体芯片的背面的俯视图。图7是示出图5以及图6所示的半导体芯片具有的晶体管的结构例的剖视图。
在图3所示的电子装置ea1的情况下，构成图1所示的逆变器电路pwc的晶体管tr与二极管fwd形成于相互独立的半导体芯片。下面，在说明形成有晶体管tr的半导体芯片之后，说明形成有二极管fwd的半导体芯片。
如图5以及图6所示，本实施方式1中的半导体芯片chp1具有正面(面、上表面、主面)chpt(参照图5)以及正面chpt的相反侧的背面(面、下表面、主面)chpb(参照图6)。半导体芯片chp1的正面chpt以及背面chpb分别是大致四边形。正面chpt的面积与背面chpb的面积例如相等。
另外，如图5所示，半导体芯片chp1具有形成于正面chpt的栅极(栅极焊盘、正面电极)gp以及形成于正面chpt的发射极(发射极焊盘、正面电极)ep。在图5所示的例子中，在正面chpt，一个栅极gp和多个(在图5中，4个)发射极ep露出。多个发射极ep各自的露出面积大于栅极gp的露出面积。详细情况在后面叙述，发射极ep与逆变器电路pwc(参照图1)的输出端子或者端子lt(参照图1)连接。因此，通过使发射极ep的露出面积增大，能够降低流过大电流的传送路径的阻抗。另外，多个发射极ep相互电连接。另外，作为针对图5的变形例，也可以代替多个发射极ep而设置一个大面积的发射极ep。
另外，在图5所示的例子中，在正面chpt，传感电极esp露出。传感电极esp与发射极ep一体地形成。能够从传感电极esp探测发射极ep的电压等。如图5所示，在传感电极esp露出的开口部与发射极ep露出的开口部间隔开的情况下，能够抑制用于将发射极ep连接到传感电极esp的导电性构件的漏出减少，在这点上是优选的。但是，作为针对图5的变形例，也有时不将传感电极esp的开口部与发射极ep的开口部分开。
另外，如图6所示，半导体芯片chp1具有形成于背面chpb的集电极(集电极焊盘、背面电极)cp。遍布半导体芯片chp1的整个背面chpb地形成有集电极cp。通过对图5与图6进行比较能够知道，集电极cp的露出面积大于发射极ep的露出面积。详细情况在后面叙述，集电极cp与逆变器电路pwc(参照图1)的输出端子或者端子ht(参照图1)连接。因此，通过使集电极cp的露出面积增大，能够降低流过大电流的传送路径的阻抗。
此外，在图5以及图6中，说明了半导体芯片chp1的基本结构，但存在各种变形例。例如，除了图5所示的电极之外，还可以设置温度检测用的电极、电压探测用的电极或者电流探测用的电极等、用于监视半导体芯片chp1的动作状态或者用于检查半导体芯片chp1的电极等。在设置这些电极的情况下，与栅极gp同样地，在半导体芯片chp1的正面chpt露出。另外，这些电极相当于信号传送用的电极。各发射极ep的露出面积(图5所示的多个露出面中的各个露出面)大于信号传送用的电极的露出面积。
另外，半导体芯片chp1具备的晶体管tr例如具有图7所示的结构。在形成于半导体芯片chp1的背面chpb的集电极cp上，形成有p+型半导体区域pr1。在p+型半导体区域pr1上形成有n+型半导体区域nr1，在该n+型半导体区域nr1上形成有n-型半导体区域nr2。然后，在n-型半导体区域nr2上形成有p型半导体区域pr2，并形成有贯通该p型半导体区域pr2而达到n-型半导体区域nr2的沟槽tr。进一步地，与沟槽tr相匹配地，形成有作为发射极区域的n+型半导体区域er。在沟槽tr的内部，例如形成有由氧化硅膜构成的栅极绝缘膜gox，隔着该栅极绝缘膜gox形成有栅极ge。该栅极ge例如由多晶硅膜形成，以埋入沟槽tr的方式形成。
在这样构成的晶体管tr中，栅极ge经由图5所示的栅极gp与栅极端子gt(详细情况在后面叙述)连接。同样地，作为发射极区域的n+型半导体区域er经由发射极ep与发射极端子et(详细情况在后面叙述)电连接。作为集电极区域的p+型半导体区域pr1与形成于半导体芯片chp1的背面chpb的集电极cp电连接。
这样构成的晶体管tr兼具功率mosfet的高速开关特性和电压驱动特性以及双极型晶体管的低导通电压特性。
此外，将n+型半导体区域nr1称为缓冲层。该n+型半导体区域是为了防止在nr1晶体管tr断开时从p型半导体区域pr2生长到n-型半导体区域nr2内的耗尽层接触到形成于n-型半导体区域nr2的下层的p+型半导体区域pr1的穿通现象而设置的。另外，出于限制从p+型半导体区域pr1向n-型半导体区域nr2的空穴注入量等的目的，而设置有n+型半导体区域nr1。
另外，晶体管tr的栅极连接于图1所示的栅极驱动电路gc。此时，通过将来自栅极驱动电路gc的信号经由栅极端子gt(参照图7)施加到晶体管tr的栅极ge(参照图7)，能够从栅极驱动电路gc控制晶体管tr的开关动作。
接下来，说明形成有图1所示的二极管fwd的半导体芯片。图8是示出形成有图1所示的二极管的半导体芯片的正面侧的形状的俯视图。图9是示出图8所示的半导体芯片的背面的俯视图。另外，图10是示出图8以及图9所示的半导体芯片具有的二极管的结构例的剖视图。
如图8以及图9所示，本实施方式1中的半导体芯片chp2具有正面(面、上表面、主面)chpt(参照图8)以及正面chpt的相反侧的背面(面、下表面、主面)chpb(参照图9)。半导体芯片chp2的正面chpt以及背面chpb分别是大致四边形。正面chpt的面积与背面chpb的面积例如相等。另外，通过对图5与图8进行比较能够知道，半导体芯片chp1(参照图5)的正面chpt的面积大于半导体芯片chp2(参照图8)的正面chpt的面积。
另外，如图8所示，半导体芯片chp2具有形成于正面chpt的阳极(阳极焊盘、正面电极)adp。另外，如图9所示，半导体芯片chp2具有形成于背面chpb的阴极(阴极焊盘、背面电极)cdp。遍布半导体芯片chp2的整个背面chpb地形成有阴极cdp。
另外，半导体芯片chp2具备的二极管fwd例如具有图10所示的结构。如图10所示，在形成于半导体芯片chp2的背面chpb的阴极cdp上，形成有n+型半导体区域nr3。然后，在n+型半导体区域nr3上形成有n-型半导体区域nr4，在n-型半导体区域nr4上形成有相互间隔开的p型半导体区域pr3。在p型半导体区域pr3之间，形成有p-型半导体区域pr4。在p型半导体区域pr3和p-型半导体区域pr4上，形成有阳极adp。阳极adp例如由铝-硅构成。
根据这样构成的二极管fwd，当将正电压施加到阳极adp而将负电压施加到阴极cdp时，n-型半导体区域nr4与p型半导体区域pr3之间的pn结正向偏置而流过电流。另一方面，当将负电压施加到阳极adp而将正电压施加到阴极cdp时，n-型半导体区域nr4与p型半导体区域pr3之间的pn结反向偏置，不流过电流。通过这样，能够使具有整流功能的二极管fwd进行动作。
<半导体装置的结构>
接下来，参照附图，说明作为构成图1所示的逆变器电路pwc的开关的半导体装置的结构。如上所述，图3所示的电子装置ea1具有半导体装置pac1和半导体装置pac2。但是，半导体装置pac1与半导体装置pac2具备相同的结构。因此，下面，将相同结构的半导体装置pac1与半导体装置pac2作为半导体装置(半导体部件)pac来进行说明。另外，详细情况在后面叙述，在本实施方式的ea1中，半导体装置pac1和半导体装置pac2以结构构件的上下颠倒的状态分别搭载于导体图案mp1上。但是，在下面的说明中，在说明半导体装置pac的各结构构件的上下的情况下，无论搭载时的朝向如何，都将从图7所示的半导体芯片chp1的背面chpb朝向正面chpt的方向定义为上方向、将从正面chpt朝向背面chpb的方向定义为下方向来进行说明。另外，关于各构件的面，在说明为上表面或者下表面的情况下，也一样。
本实施方式1中的半导体装置pac是将作为图1所示的逆变器电路pwc的结构要素的1个晶体管tr和1个二极管fwd做成一个封装体而成的。即，通过使用2个本实施方式1中的半导体装置pac来构成对应于3相的逆变器电路pwc的一个支路lg1的电子装置(半导体模块、功率模块)ea1(参照图3)。
图11是示出图3所示的半导体装置的一个主面侧的形状例的俯视图。图12是示出图11所示的半导体装置的相反侧的主面的形状例的俯视图。另外，图13是示出图11以及图12所示的半导体装置的内部结构的俯视图。图14是沿着图11的a-a线的剖视图。在图13中，为了明确示出芯片焊盘dp、半导体芯片chp1、chp2、发射极ep、栅极gp、传感电极esp以及阳极adp的平面位置关系，用虚线或者实线表示它们的轮廓。另外，在图13中，为了容易观察，省略图14所示的金属板mpl1、mpl2的图示。
如图11以及图12所示，半导体装置pac具有密封体(树脂体)mr，该密封体(树脂体)mr具备主面(上表面、正面)mrt(参照图11)、主面mrt的相反侧的主面(下表面、背面)mrb(参照图12)以及在厚度方向上位于主面mrt与主面mrb之间的侧面mrs。在俯视时，密封体mr由长方形构成。在图11所示的例子中，具有彼此相对的长边ls1和长边ls2以及与长边ls1、ls2交叉并且彼此相对的短边ss3和短边ss4。
密封体mr是将半导体芯片chp1(参照图14)以及半导体芯片chp2(参照图14)一并密封的树脂，例如，作为主要成分而包括环氧系的树脂材料。另外，半导体装置pac具备的多个端子从密封体mr露出。如图11所示，发射极端子(封装体端子、正面端子)et从密封体mr的主面mrt露出。发射极端子et是已经说明的图7所示的与半导体芯片chp1的发射极ep连接的端子(封装体端子)。另外，如图12所示，集电极端子(封装体端子、背面端子)ct从密封体mr的主面mrb露出。集电极端子ct是图7所示的与半导体芯片chp1的集电极cp连接的端子(封装体端子)。
另外，如图11所示，栅极端子gt从密封体mr的侧面mrs露出。如图7所示，栅极端子gt是与半导体芯片chp1的栅极ge连接的端子(封装体端子)。另外，如图12所示，信号端子st从密封体mr的侧面mrs露出。信号端子st是传送用于监视半导体装置的动作状态的信号的端子。此外，图11所示的栅极端子gt是将栅极信号传送到图7所示的栅极ge的信号端子的一种。作为这样的构成信号传送路径的端子即栅极端子gt以及信号端子st，使用从密封体mr的内部向外部导出的引脚ld。如图14所示，引脚ld从密封体mr的侧面mrs向密封体mr的外侧突出。
引脚ld在密封体mr的内外的边界的部分处的剖面积与发射极端子et、集电极端子ct的从密封体mr露出的露出面积相比较小。因此，即使信号端子st的数量增加，也能够抑制半导体装置pac的大型化，在这一点上是有利的。另一方面，在发射极端子et、集电极端子ct那样的、从密封体mr露出的露出面积大的情况下，能够使传送路径的剖面积增大，因此，能够降低传送路径的电阻分量、电感分量，在这一点上是有利的。在发射极端子et、集电极端子ct中流过大电流，因此，优选尽可能使电阻分量、电感分量降低。另一方面，流过栅极端子gt、信号端子st的电流相对低。因此，流过相对大的电流的发射极端子et、集电极端子ct优选使从密封体mr露出的露出面积增大。另外，基板wb(参照图3)的搭载于导体图案mp1(参照图3)的一侧的面成为半导体装置pac1、pac2的主要散热路径。因此，根据提高散热特性的观点，优选使连接到金属图案mp1的发射极端子、集电极端子的露出面积增大。
接下来，说明半导体装置pac的内部结构。如图13以及图14所示，将矩形形状的芯片焊盘(芯片搭载部、金属板、接头、散热器)dp配置于密封体mr的内部。该芯片焊盘dp也作为用于提高散热效率的散热器而发挥功能，例如，由以热导率高的铜作为主要成分的金属材料构成。在这里，“主要成分”是指构成构件的构成材料中的最多地包括的材料成分，例如“以铜作为主要成分的材料”意味着构件的材料将铜包含得最多。在本说明书中使用“主要成分”这样的语言的意图例如是为了表述构件基本由铜构成、但不排除在铜之外还包括杂质的情况。
另外，如图13所示，芯片焊盘dp的投影面积大于半导体芯片chp1的正面chpt的面积以及半导体芯片chp2的正面chpt的面积的合计。因此，能够将半导体芯片chp1以及半导体芯片chp2这两者搭载到一个芯片焊盘dp上。
如图14所示，在芯片焊盘dp上，例如隔着由焊料、导电性树脂构成的导电性粘接材料(芯片键合材料、导电性构件、连接构件、接合材料)adh1，搭载有形成有igbt的半导体芯片chp1以及形成有二极管的半导体芯片chp2。此时，将搭载有半导体芯片chp1以及半导体芯片chp2的面定义为芯片焊盘dp的上表面，将与该上表面相反的一侧的面定义为下表面。在该情况下，半导体芯片chp1以及半导体芯片chp2搭载于芯片焊盘dp的上表面上。
在形成有二极管的半导体芯片chp2，隔着导电性粘接材料adh1而以面向芯片焊盘dp的上表面的方式搭载有形成于半导体芯片chp2的背面的阴极cdp。在该情况下，形成于半导体芯片chp2的正面chpt的阳极adp面向压板clp。另一方面，在形成有igbt的半导体芯片chp1，隔着导电性粘接材料adh1而以面向芯片焊盘dp的第1面的方式搭载有形成于半导体芯片chp1的背面chpb的集电极cp。在该情况下，形成于半导体芯片chp1的正面chpt的发射极ep以及栅极gp面向压板clp。这样，半导体芯片chp1的集电极cp与半导体芯片chp2的阴极cdp经由导电性粘接材料adh1以及芯片焊盘dp电连接。
另外，如图14所示，芯片焊盘dp的下表面从密封体mr的主面mrb露出，该露出的芯片焊盘dp的下表面成为集电极端子ct。因此，半导体芯片chp1的集电极cp与半导体芯片chp2的阴极cdp经由导电性粘接材料adh1与集电极端子ct电连接。
另外，在将图3所示的半导体装置pac1安装于基板wb时，芯片焊盘dp(参照图14)的下表面是与形成于基板wb上的导体图案mp1电连接的面。在如半导体装置pac那样使作为集电极端子ct的芯片焊盘dp在密封体mr的主面mrb露出的情况下，如上所述，能够增大集电极端子ct的露出面积。由此，能够降低经由集电极端子ct的传送路径的电阻分量以及电感分量。另外，通过使集电极端子ct的露出面积增大，能够降低散热路径中的热阻。
另外，如图14所示，芯片焊盘dp的厚度比栅极端子gt、信号端子st(参照图12)的厚度厚。在该情况下，能够增大芯片焊盘dp的热容，因此，能够提高经由芯片焊盘dp的散热路径的散热效率。
另外，如图14所示，将作为导电性构件的压板(导电性构件、金属板、电极连接构件)clp配置于半导体芯片chp1的发射极ep以及半导体芯片chp2的阳极adp上。在本实施方式的例子中，压板clp是与引脚ldc一体地形成的导电性构件中的在密封体mr的主面mrt露出的一部分。引脚ldc也能够视为压板clp。但是，在本实施方式中，从密封体mr的主面mrt露出的露出面被用作发射极端子et，从密封体mr的侧面mrs露出的引脚ldc不被用作发射极端子et，因此，对发射极端子et与引脚ldc进行区分。
另外，在图14所示的例子中，半导体芯片chp1的发射极ep经由从发射极ep侧起依次层叠的导电性粘接材料adh2、金属板mpl1以及导电性粘接材料adh3而与压板clp电连接。另外，半导体芯片chp2的阳极adp经由从阳极adp侧起依次层叠的导电性粘接材料adh2、金属板mpl2以及导电性粘接材料adh3而与压板clp电连接。
另外，如图14所示，压板clp的上表面从密封体mr的主面mrt露出，该露出的压板clp的上表面成为发射极端子et。因此，半导体芯片chp1的发射极ep和半导体芯片chp2的阳极adp与发射极端子et电连接。在这样使作为发射极端子et的压板clp在密封体mr的主面mrt露出的情况下，如上所述，能够增大发射极端子et的露出面积。由此，能够降低经由发射极端子et的传送路径的电阻分量以及电感分量。
此外，压板clp由例如包括铜(cu)的金属材料构成。另外，虽然省略图示，但压板clp的正面也可以用例如通过镀锡等而形成的金属膜覆盖。在该情况下，能够避免由铜的氧化导致的安装不良情况。
另外，在图14所示的例子中，压板clp与引脚ldc一体地形成，因此，压板clp的厚度与栅极端子gt、信号端子st的厚度相同。但是，如后所述，在本实施方式中，在用密封体mr覆盖压板clp之后进行研磨，从而使压板clp的一部分从密封体mr露出。在该情况下，压板clp的一部分被研磨，因此，压板clp中的具有露出面的部分的厚度比压板clp的其他部分(例如，图14所示的引脚ldc的部分)的厚度薄。另一方面，为了确保将栅极gp与栅极端子gt连接的引线bw的环路高度，压板clp与半导体芯片chp1之间以及压板clp与半导体芯片chp2之间变宽。因此，在图14所示的半导体装置pac的情况下，将金属板mpl1配置于压板clp与半导体芯片chp1之间，将金属板mpl2配置于压板clp与半导体芯片chp2之间。金属板mpl1隔着导电性粘接材料adh2与半导体芯片chp1粘接，并隔着导电性粘接材料adh3与压板clp粘接。另外，金属板mpl2隔着导电性粘接材料adh2与半导体芯片chp2粘接，并隔着导电性粘接材料adh3与压板clp粘接。
此外，压板clp的实施方式除了图14所示的方式以外，还存在各种变形例。例如，在将压板clp和引脚ldc作为不同的构件分离地形成的情况下，压板clp的形状的设计上的自由度变高。因此，例如，还能够作为将图14所示的压板clp、导电性粘接材料adh3以及金属板mpl1、mpl2分别一体化而成的金属构件来构成压板clp。在该情况下，压板clp经由图14所示的导电性粘接材料adh2连接到半导体芯片chp1以及半导体芯片chp2。另外，通过使压板clp的一部分弯曲，还能够省略图14所示的金属板mpl1、mpl2以及导电性粘接材料adh3。
另外，引脚ldc的一部分从密封体mr的侧面mrs向外侧突出，但密封体mr的外侧的部分未连接于其他构件。换言之，引脚ldc不具有作为端子(封装体端子)的功能。因此，作为针对本实施方式的变形例，也可以没有引脚ldc。但是，当在半导体装置的制造工序中制造多个品种的产品的情况下，优选的是，引脚框架的通用性高，能够将共同的引脚框架利用于多种产品。因此，如图13以及图14所示，在有引脚ldc的情况下，存在引脚框架的通用性提高这样的优点。
另外，在半导体装置pac的情况下，引脚ldc不作为端子发挥功能，因此，在将压板clp形成为与引脚ldc分离的构件的情况下，也可以没有引脚ldc。但是，在半导体装置pac的制造工序中，如本实施方式所述，在一体地形成压板clp和引脚ldc的情况下，容易进行压板clp与半导体芯片chp1、chp2的对位。
另外，根据降低作为开关元件的半导体装置pac的导通电阻的观点，作为连接到芯片焊盘dp的导电性粘接材料adh1、将压板clp与半导体芯片chp1、chp2的电极电连接的导电性粘接材料adh2、adh3，优选使用导电率高的材料。作为导电率高的材料，除焊料以外，还能够例示出在树脂中含有多个(大量)导电性粒子的导电性树脂。另外，也可以使用例如对银(ag)粒子等多个(大量)导电性粒子进行烧结而成的烧结金属膜。
但是，半导体装置pac在作为产品而完成之后，如图3所示，安装于基板wb上。在该情况下，作为用于半导体装置pac1、pac2与基板wb的连接的连接构件，也优选使用焊料、导电性树脂等导电率高的材料。在该情况下，图14所示的导电性粘接材料adh1、导电性粘接材料adh2、adh3需要具备针对安装半导体装置pac时的处理温度的耐热性。
例如，在使用焊料来安装半导体装置pac的情况下，使焊料熔融而连接，因此，需要加热处理(再流焊)。在用于半导体装置pac与基板wb(参照图3)的连接的焊料和在上述半导体装置pac的内部使用的焊料是相同的材料的情况下，由于安装半导体装置pac时的加热处理(再流焊)，半导体装置pac的内部的焊料有可能熔融。
因此，当在半导体装置pac的内部以及安装半导体装置pac时使用焊料的情况下，在半导体装置pac的内部优选使用熔点比在安装时使用的焊料高的高熔点焊料。
另一方面，当在安装半导体装置pac时使用导电性树脂的情况下，需要用于使导电性树脂的树脂成分硬化的加热处理(烘焙)。但是，一般来说，树脂的硬化温度低于焊料的熔点，因此在该情况下，导电性粘接材料adh1、导电性粘接材料adh2既可以是焊料，也可以是导电性树脂。
另外，即使当在安装半导体装置pac时使用焊料的情况下，只要树脂的耐热温度高于焊料的熔点，则作为导电性粘接材料adh1、导电性粘接材料adh2，也能够使用导电性树脂。
另外，如图13以及图14所示，在半导体芯片chp1的正面形成有栅极gp，栅极gp通过作为导电性构件的引线bw，与栅极端子gt电连接。引线bw例如由以金、铜或者铝作为主要成分的导电构件构成。
在俯视时，半导体芯片chp1以位于半导体芯片chp2与栅极端子gt之间的方式搭载于芯片焊盘dp上。另外，半导体芯片chp1以栅极gp位于发射极ep与栅极端子gt之间的方式搭载于芯片焊盘dp上。由此，能够缩短将栅极gp与栅极端子gt连接的引线bw的长度。
另外，在图13所示的例子中，信号端子st经由引线bw与发射极用的传感电极esp电连接。在该情况下，信号端子st在使大电流流过半导体芯片chp1的晶体管tr(参照后述的图15)的检查中，能够用作测定发射极ep的电压并输出的检查用的端子。信号端子st连接到图3所示的监控端子mte，将检测到的信号输出到外部。
另外，如图14所示，多根引线bw分别由密封体mr密封。当在由密封体mr保护构成半导体装置pac的各构件中的特别容易产生变形、损伤的引线bw的状态下安装于电子装置ea1(图3)的情况下，安装到电子装置ea1时的各构件的处理能力提高。由此，能够提高电子装置ea1的组装效率。另外，如图14所示，例如用树脂密封构成半导体装置pac的部件中的半导体芯片chp1、半导体芯片chp2、芯片焊盘dp的一部分、压板clp的一部分、多条引脚ld各自的一部分以及引线bw。
另外，如图14所示，分别在压板clp、芯片焊盘dp、引脚ld以及引脚ldc中，从密封体mr露出的部分被金属膜sdf覆盖。金属膜sdf例如由焊料等金属材料构成，通过镀敷法而形成。在将半导体装置pac搭载于图3所示的导体图案mp1上时，在隔着焊料进行安装的情况下，用金属膜sdf覆盖露出面，从而焊料的润湿性提高。在压板clp、引脚ld、ldc的情况下也一样。特别是，在芯片焊盘dp、压板clp由以铜作为主要成分的金属材料形成的情况下，通过用金属膜sdf来覆盖，能够大幅提高润湿性。
<各部件的连接结构>
接下来，说明图4所示的电子装置ea1具备的部件的连接结构。图15是示出图4所示的电子装置的等价电路的说明图。图16是放大地示出与图3所示的半导体装置连接的母线的周边的放大剖视图。另外，图17以及图18是从侧面观察图16所示的母线以及半导体装置的侧视图。图17是从图16所示的母线bsp侧观察绝缘板if1的侧视图。另外，图18是从图16所示的母线bsn侧观察绝缘板if1的侧视图。
如图3所示，电子装置ea1具有形成于基板wb的上表面wbt的导体图案mp1。另外，电子装置ea1具有半导体装置pac1以及半导体装置pac2。
另外，如图15所示，半导体装置pac1以及半导体装置pac2分别具有具备晶体管tr的半导体芯片chp1以及具备二极管fwd的半导体芯片chp2。半导体装置pac1以及半导体装置pac2分别具有与半导体芯片chp1的发射极ep和半导体芯片chp2的阳极adp连接的发射极端子et以及与半导体芯片chp1的集电极cp和半导体芯片chp2的阴极cdp连接的集电极端子ct。半导体装置pac1以及半导体装置pac2分别具有经由引线bw(参照图14)与半导体芯片chp1的栅极gp(参照图14)连接的栅极端子gt。
图15所示的半导体装置pac1的半导体芯片chp1的集电极cp经由集电极端子ct电连接于端子pte。另外，半导体装置pac2的半导体芯片chp1的发射极ep经由发射极端子et电连接于端子nte。图16所示的母线bsp相当于将图15所示的半导体装置pac1的集电极cp与端子nte电连接的传送路径。图16所示的母线bsn相当于将图15所示的半导体装置pac2的发射极ep与端子nte电连接的传送路径。
另外，图15所示的半导体装置pac1的半导体芯片chp1的发射极ep经由发射极端子et以及导体图案mp1电连接于端子ute。另外，半导体装置pac2的半导体芯片chp1的集电极cp经由集电极端子ct以及导体图案mp1电连接于端子ute。图3以及图4所示的母线bsu相当于将图15所示的导体图案mp1与端子ute电连接的传送路径。
另外，半导体装置pac2的集电极端子ct与半导体装置pac1的发射极端子et经由导体图案mp1相互电连接。换言之，半导体装置pac2的集电极cp与半导体装置pac1的发射极ep经由导体图案mp1相互电连接。在使使用图1来说明的逆变器电路pwc进行动作时，半导体装置pac1作为高侧用的开关而进行动作，半导体装置pac2作为低侧用的开关而进行动作。
另外，图15所示的半导体装置pac1的栅极端子gt在密封体mr(参照图14)的外部具有弯曲部，经由形成于基板wb上的导体图案mp2(参照图3)连接于端子gte1。换言之，半导体装置pac1的半导体芯片chp1的栅极gp(参照图14)经由形成于基板wb上的导体图案mp2(参照图3)连接于端子gte1。
同样地，图15所示的半导体装置pac2的栅极端子gt在密封体mr(参照图14)的外部具有弯曲部，经由形成于基板wb上的导体图案mp2(参照图3)连接于端子gte2。换言之，半导体装置pac2的半导体芯片chp1的栅极gp(参照图14)经由形成于基板wb上的导体图案mp2连接于端子gte2。
另外，如图16所示，半导体装置pac1以及半导体装置pac2分别具有与基板wb的上表面wbt相对的基板侧主面以及位于上述基板侧主面的相反侧的相反侧主面，母线bsp接合到半导体装置pac1的上述相反侧主面，母线bsn接合到半导体装置pac2的上述相反侧主面。
详细地说，图16所示的半导体装置pac1的密封体mr(参照图14)的主面mrt与基板wb的上表面wbt相对。半导体装置pac1的从密封体mr的主面mrt露出的压板clp经由连接构件bnd1与导体图案mp1接合。另外，半导体装置pac1的从密封体mr的主面mrb露出的芯片焊盘dp经由连接构件(导电性构件、导电性粘接材料、接合材料)bnd3与母线bsp的接合部bpc接合。半导体装置pac1的芯片焊盘dp经由母线bsp与端子pte电连接。
另外，图16所示的半导体装置pac2的密封体mr(参照图14)的主面mrb与基板wb的上表面wbt相对。半导体装置pac2的从密封体mr的主面mrb露出的芯片焊盘dp经由连接构件(导电性构件、导电性粘接材料、接合材料)bnd2与导体图案mp1接合。半导体装置pac2的从密封体mr的主面mrt露出的压板clp经由连接构件(导电性构件、导电性粘接材料、压板键合材料、接合材料)bnd4与母线bsn的接合部bpc接合。半导体装置pac2的压板clp经由母线bsn与端子nte电连接。
图16所示的连接构件bnd1、bnd2、bnd3以及bnd4分别与使用图14来说明的导电性粘接材料adh1、导电性粘接材料adh2同样地，是焊料或者导电性树脂等导电性材料。
另外，图3以及图4所示的母线bsu电连接于导体图案mp1。在图3中虽然省略图示，但母线bsu经由与图16所示的连接构件bnd1相同的导电性材料与导体图案mp1接合。半导体装置pac1的压板clp以及半导体装置pac2的芯片焊盘dp经由导体图案mp1以及母线bsu与端子ute电连接。
母线bsn、母线bsp以及图3所示的母线bsu是配置于将半导体装置的端子与电子装置的外部端子电连接的路径中的棒状(板状)的导电性构件，构成为使传送路径中的传送损失降低。例如，母线bsn、母线bsp以及图3所示的母线bsu由导电率高的材料构成。作为导电率高的材料，例如能够例示出以铜(cu)作为主要成分的金属材料或者以铝(al)作为主要成分的金属材料等。另外，例如，母线bsn以及母线bsp与例如图3所示的引脚ld等构件相比，传送路径的剖面积变大。
<母线的布局>
接下来，说明图4所示的母线的布局。在下面的说明中，在例如如“母线bsp的部分bp1在z方向上的延伸距离d1”那样说明电子装置ea1的结构构件的一部分的延伸距离的情况下，延伸距离通过以下定义来规定。例如，在母线bsp的情况下，具有沿着x方向或者z方向延伸的延伸部(部分bp1、bp2、bp3以及接合部bpc)以及位于两个延伸部之间的弯曲部。在下面的说明中，在提及延伸距离时，表示不包括弯曲部的长度的延伸部的长度。例如，在“母线bsp的部分bp1在z方向上的延伸距离d1”中，不包括部分bp2的板厚量以及接合部bpc的板厚量，而部分bp1沿z方向延伸的长度与此相当。另外，母线bsn的部分bp1通过与母线bsp的部分bp1相对的部分这样的定义来规定，因此，“母线bsn的部分bp1在z方向上的延伸距离d1”与“母线bsp的部分bp1在z方向上的延伸距离d1”相等。
在针对如电子装置ea1那样的、具备逆变器电路的电子装置的各种性能提高要求中，包括使将作为开关而进行动作的晶体管与外部端子连接的传送路径的电感、阻抗降低的要求。特别是，图15所示的各传送路径中的、将被供给相对高的电位的端子pte与晶体管tr连接的路径以及将被供给相对低的电位的端子nte与晶体管tr连接的路径通过使电感降低，能够降低输入电压的损失。另外，通过使上述路径的电感降低，从而降低电涌噪声。在该情况下，为了使电涌噪声降低，不搭载电涌滤波器等其他部件也行，因此，根据削减部件件数的观点或者装置的小型化的观点，是优选的。
因此，在如电子装置ea1那样的、具有用母线连接半导体部件与外部端子的结构的模块的情况下，优选尽可能地减小在母线中产生的寄生电感。作为使在母线中产生的寄生电感降低的方法，首先，优选缩短母线的延伸距离(布线路径距离)。另外，如图16所示，在高侧的母线bsp的一部分与低侧的母线bsn以彼此相对的状态并行的部分，在母线bsp与母线bsn之间产生互感。在该情况下，由于互感的影响，能够降低在母线bsp、bsn中产生的寄生电感。在这样利用互感来使在母线bsp、bsn中产生的寄生电感降低的方法的情况下，母线bsp与母线bsn彼此相对的部分的面积越大，则寄生电感的降低效果越大。另外，母线bsp与母线bsn之间的间隔距离越小，则能够使互感的影响越大，因此，寄生电感的降低效果越大。
因此，在研究母线bsp、bsn的布局的情况下，根据提高电力变换效率的观点，优选缩短母线bsp、bsn的延伸距离(布线路径距离)，并且增大在以近距离彼此相对的状态下并行的部分的面积。
如上所述，在电子装置ea1的情况下，半导体装置pac1和半导体装置pac2分别以上下颠倒的状态搭载于基板wb上。换言之，半导体装置pac1的半导体芯片chp1(参照图14)的正面电极(图14所示的发射极ep)位于基板wb与半导体装置pac1的半导体芯片chp1的背面电极(图14所示的集电极cp)之间。另外，半导体装置pac2的半导体芯片chp1的背面电极位于基板wb与半导体装置pac2的半导体芯片chp1的正面电极之间。
因此，在电子装置ea1的情况下，母线bsp以及母线bsn各自不到达至基板wb上的导体图案mp1，在母线bsp以及母线bsn与基板wb之间存在半导体装置pac1或者pac2。由此，能够缩短利用母线bsp、bsn的传送路径距离。
另外，在电子装置ea1那样的功率模块的情况下，供给到母线bsp的电位(高侧电位)与供给到母线bsn的电位(低侧电位)的电位差非常大，例如为几百伏特。因此，需要确保母线bsp与母线bsn的绝缘性。根据提高母线bsp与母线bsn的绝缘耐压的观点，使例如图16所示的绝缘板(绝缘材料)if1那样的绝缘材料介于母线bsp与母线bsn之间的方法是有效的。
另一方面，在壳体cas的外部，例如如在图16中作为端子pte、nte而示出的那样，未将绝缘构件配置于母线bsp与母线bsn之间。由此，在安装电子装置ea1时，能够提高安装的自由度。因此，在露出到壳体cas的外部的端子pte、nte的情况下，采用通过使端子pte与端子nte之间的间隔距离增大来提高绝缘耐压的方法。特别是，当在端子pte与端子nte之间发生放电的情况下，沿着位于端子pte与端子nte之间的壳体cas的正面(向外部的露出面)进行放电，因此，通过使端子pte与端子nte之间的沿面距离变长，能够提高绝缘耐压。在本实施的情况下，端子pte与端子nte之间的间隔距离大于母线bsp与母线bsn之间的间隔距离最小的部分bp1处的间隔距离gd1，例如是8.8mm。另外，形成于端子pte的贯通孔与形成于端子nte的贯通孔的中心间距离是23mm。
这样，母线bsp、bsn需要具有在以近距离彼此相对的状态下并行的部分、并且在壳体cas的外部增大沿面距离。因此，如图16所示的作为部分bp2而示出的那样，母线bsp、bsn中的至少一方具有向母线bsp与母线bsn之间的间隔距离变大的方向延伸的部分bp2。在图16所示的例子中，母线bsp具有向远离母线bsn的x方向延伸的部分bp2。
另外，如果考虑绝缘耐压，则需要使绝缘材料介于母线bsp的部分bp2与母线bsn之间，因此，母线bsp具有位于部分bp2与端子(露出部)pte之间并且沿着z方向延伸的部分bp3。通过这样母线bsp具有部分bp3，能够充分地增大母线bsn的露出部(端子nte)与母线bsp的露出部(端子pte)之间的间隔距离。
在这里，如上所述，优选缩短母线bsp、bsn的延伸距离(布线路径距离)，并且增大在以近距离彼此相对的状态下并行的部分bp1的面积。根据该观点，母线bsp的部分bp3在z方向上的延伸距离d3优选尽可能地缩短。通过使部分bp3在z方向上的延伸距离d3缩短，能够增大母线bsp的部分bp1在z方向上的延伸距离d1。然后，通过使延伸距离d1增大，能够增大母线bsp的部分bp1与母线bsn的部分bp1彼此相对的区域的面积。
图16所示的电子装置ea1具备的母线bsp和母线bsn的结构能够以如下方式表述。即，母线bsp具有与半导体装置(半导体部件)pac1的发射极端子et接合的接合部bpc以及在壳体cas的凹部ptc上露出到壳体cas的外部的露出部(端子pte)。母线bsn具有与半导体装置(半导体部件)pac2的集电极端子ct接合的接合部bpc以及在壳体cas的凹部ntc上露出到壳体cas的外部的露出部(端子nte)。另外，母线bsp以及母线bsn分别具备隔着绝缘板if1彼此相对、并且沿着与基板wb的上表面wbt交叉的z方向延伸的部分bp1。母线bsp具备位于部分bp1与端子pte之间并且向远离母线bsn的x方向延伸的部分bp2以及位于部分bp2与端子pte之间并且沿着z方向延伸的部分bp3。母线bsp以及母线bsn的部分bp1、母线bsp的部分bp2以及母线bsp的部分bp3分别配置于壳体cas的收容部pkt内。部分bp3在z方向上的延伸距离d3比部分bp2在x方向上的延伸距离d2短。
如上所述，在电子装置ea1的情况下，母线bsp的部分bp3的延伸距离d3比部分bp2的延伸距离d2短。在图16所示的例子中，延伸距离d3例如是5.0mm，延伸距离d2例如是6.6mm。如果将壳体cas的厚度(z方向的高度)设为恒定，则通过尽可能地减小延伸距离d3，能够使母线bsp的部分bp1的延伸距离d1变长。在图16所示的例子中，母线bsp的部分bp1以及母线bsn的部分bp1各自在z方向上的延伸距离d1相互相等，分别是14.8mm。即，在图16所示的例子中，延伸距离d1比部分bp3的延伸距离d3长。另外，在图16所示的例子中，延伸距离d1比部分bp2的延伸距离d2长。
另外，延伸距离d3优选尽可能地缩短，但为了使得部分bp2被壳体cas可靠地覆盖，需要一定程度的长度。另一方面，绝缘板(绝缘材料)if1介于母线bsp的部分bp1与母线bsn的部分bp1之间，因此，即使使彼此相对的部分bp1的间隔距离gd1变小，也能够确保绝缘耐性。因此，在图16所示的例子中，母线bsp的部分bp1与母线bsn的部分bp1之间的间隔距离gd1比母线bsp的部分bp3在z方向上的延伸距离d3短。在图16所示的例子中，母线bsp的部分bp1与母线bsn的部分bp1以恒定间隔配置，间隔距离gd1的值例如是1.0mm。母线bsp以及母线bsn各自的板厚(厚度)分别是1.2mm，间隔距离gd1的值小于母线bsp以及母线bsn各自的板厚。通过缩短间隔距离gd1，从而在母线bsp和母线bsn中产生的互感的影响变大，使寄生电感降低的效果变大。
在电子装置ea1的情况下，在母线bsp、bsn中的母线bsp中设置有沿x方向延伸的部分bp2，但在母线bsn中未设置有与母线bsp的部分bp2对应的部分。另外，用壳体cas覆盖母线bsp的部分bp2，因此，母线bsp的部分bp2位于比端子nte、端子pte低的位置。因此，母线bsn具有配置于部分bp1与作为露出部的端子nte之间、并且沿着z方向延伸的部分bp4。母线bsn的部分bp4不与母线bsp的部分bp1相对。另外，母线bsn的部分bp4隔着壳体cas的一部分与母线bsp的部分bp3相对。母线bsn的部分bp4沿z方向延伸，部分bp4在z方向上的延伸距离d4等于母线bsp的部分bp3在z方向上的延伸距离d3与母线bsp的部分bp2的板厚之和。在图16所示的例子中，延伸距离d4的值例如是6.2mm。
此外，在本实施方式的例子中，举出仅在母线bsp中形成有部分bp2的例子来进行说明。但是，部分bp2是根据绝缘耐压的观点为了使端子nte与端子pte之间的间隔距离足够长而设置的部分。因此，在母线bsp以及母线bsn中的至少一方设置部分bp2即可。因此，作为针对电子装置ea1的变形例，也可以在母线bsp中没有部分bp2，而在母线bsn中设置部分bp2。或者，也可以在母线bsp以及母线bsn这两者中设置部分bp2。在该情况下，图16所示的部分bp2的延伸距离d2能够设为例如图16所示的例子的一半左右，因此，延伸距离d2也有时比延伸距离d3短。
另外，在收容部pkt内，为了确保母线bsp与母线bsn的绝缘，绝缘板if1沿z方向延伸得比母线bsp的部分bp1以及母线bsn的部分bp1长。绝缘板if1沿着z方向延伸。绝缘板if1的一部分(上端部分)位于比母线bsp的部分bp2高的位置。另外，绝缘板if1的一部分(下端部分)位于比母线bsp的接合部bpc以及母线bsn的接合部bpc低的位置。
在将2个半导体装置pac1、pac2搭载于基板wb上的电子装置ea1的情况下，通过观察图3能够知道，在基板wb上的布局中存在富裕。因此，能够将绝缘板if1设为边界来划分连接到端子pte的母线bsp和半导体装置pac1、与连接到端子nte的母线bsn和半导体装置pac2。在z方向上，端子pte与半导体装置pac1重叠。另外，在z方向上，端子nte与半导体装置pac1重叠。在z方向上，母线bsp的部分bp2与接合部bpc重叠。
如图3以及图16所示，半导体装置pac1具有与半导体装置pac2相对的侧面mrs1。另外，半导体装置pac2具有与半导体装置pac1的侧面mrs1相对的侧面mrs2。另外，如图3所示，在俯视时，母线bsp的部分bp1、母线bsn的部分bp1以及绝缘板if1分别位于半导体装置pac1与半导体装置pac2之间。另外，如图16所示，在剖视时(也能够说成在侧视图中)，母线bsp以及母线bsn各自不存在于半导体装置pac1与半导体装置pac2之间，绝缘板if1的一部分(下端部分)位于半导体装置pac1的侧面mrs1与半导体装置pac2的侧面mrs2之间。
详细情况在后面叙述，如果搭载于一个基板wb上的半导体部件的数量变多，则由于布局的制约，也有时难以将绝缘板if1配置于半导体装置pac1与半导体装置pac2之间。但是，在如电子装置ea1、基板wb那样的、半导体装置pac1、pac2的布局的自由度高的情况下，绝缘板if1的一部分(下端部分)优选位于半导体装置pac1的侧面mrs1与半导体装置pac2的侧面mrs2之间。通过该结构，得到高的绝缘耐压特性。
另外，如上所述，在利用互感来使在母线bsp、bsn中产生的寄生电感降低的方法的情况下，母线bsp与母线bsn彼此相对的部分的面积越大，则寄生电感的降低效果越大。因此，在本实施方式的电子装置ea1的情况下，通过使母线bsp的部分bp1以及母线bsn的部分bp1的宽度比其他部分宽，从而实现相对面积的增大。
详细地说，如图17所示，母线bsp的部分bp1沿与z方向以及x方向(参照图16)分别交叉的y方向延伸。另外，部分bp1在y方向上的延伸距离(宽度)d1w比部分bp1在z方向上的延伸距离d1长。另外，部分bp1在y方向上的延伸距离d1w比部分bp3在y方向上的延伸距离(宽度)d3w长。同样地，如图18所示，母线bsn的部分bp1沿与z方向以及x方向(参照图16)分别交叉的y方向延伸。另外，部分bp1在y方向上的延伸距离(宽度)d1w比部分bp1在z方向上的延伸距离d1长。另外，部分bp1在y方向上的延伸距离d1w比部分bp4在y方向上的延伸距离(宽度)d4w长。
图17以及图18所示的部分bp1的形状能够以如下方式表述。即，图17所示的母线bsp的部分bp1具有在侧视图中位于部分bp2与接合部bpc之间的中央部以及位于中央部的两旁的伸出部bpf。同样地，图18所示的母线bsn的部分bp1具有在侧视图中位于部分bp4与接合部bpc之间的中央部以及位于中央部的两旁的伸出部bpf。
如上所述，在母线中产生的寄生电感能够通过缩短母线的延伸距离(布线路径距离)来降低，因此，如果部分bp1在z方向上的延伸距离d1极长，则反而有时寄生电感变大。但是，即使增大图17以及图18所示的y方向的延伸距离d1w，寄生电感也不增加。因此，在能够收容于图4所示的收容部pkt的范围内使图17以及图18所示的伸出部bpf的面积增大，从而能够抑制寄生电感的增加(抑制部分bp1在z方向上的延伸距离d1变长)、并且增大互感的影响。
在图17以及图18所示的例子中，各伸出部bpf在y方向上的长度(宽度、延伸距离)大于图17所示的部分bp3在y方向上的延伸距离d3w、图18所示的部分bp4在y方向上的延伸距离d4w。
<半导体装置的制造方法>
接下来，说明搭载于图3所示的电子装置ea1的半导体装置pac1以及半导体装置pac2的制造方法。其中，如上所述，半导体装置pac1与半导体装置pac2具备相同的结构。因此，下面，在半导体装置pac1以及半导体装置pac2的制造方法的说明中，将彼此相同的部分作为半导体装置pac来进行说明。图19、图20以及图21是示出图13以及图14所示的半导体装置的组装流程的说明图。此外，在图19～图21中，在各步骤的附近，附加表示各步骤的概要的俯视图。在下面的说明中，原则上，参照图19～图21所记载的俯视图以及已经说明的图(例如，图13、图14等)来进行说明。
<基材准备>
首先，在图19所示的步骤s1(基材准备工序)中，准备作为用于搭载半导体芯片的基材的芯片焊盘dp。此外，作为针对本实施方式的变形例，在芯片焊盘dp与引脚框架lf(参照步骤s4的俯视图)一体地形成的情况下，在步骤s1中，也可以准备将芯片焊盘dp以及多条引脚ld一体地形成的引脚框架lf。
如图14所示，本实施方式的芯片焊盘dp的厚度比引脚ld、引脚ldc的厚度厚。在该情况下，能够提高经由芯片焊盘dp的散热路径的散热效率。但是，由于芯片焊盘dp的厚度比引脚ld厚，因此，将芯片焊盘dp作为与引脚框架lf(参照图19)独立的构件来制造。因此，在本实施方式的情况下，在步骤s1中，准备作为芯片搭载部的芯片焊盘dp。芯片焊盘dp例如由以铜作为主要成分的金属材料形成。
<芯片搭载>
接下来，在图19所示的步骤s2(芯片搭载工序)中，将半导体芯片chp1以及半导体芯片chp2搭载到芯片焊盘dp上。如图14所示，在本工序中，半导体芯片chp1以使形成于半导体芯片chp1的背面chpb的集电极cp与芯片焊盘dp相对的方式，隔着导电性粘接材料adh1搭载。此外，导电性粘接剂adh1例如可列举高熔点焊料等。另外，半导体芯片chp2以使形成于半导体芯片chp2的背面chpb的阴极cdp与芯片焊盘dp相对的方式，隔着导电性粘接材料adh1搭载。
在本工序中，在芯片焊盘dp上，将膏状的导电性粘接材料adh1分别配置于搭载半导体芯片chp1的预定区域(芯片搭载区域)以及搭载半导体芯片chp2的预定区域(芯片搭载区域)。其后，将半导体芯片chp1以及半导体芯片chp2各自的背面chpb(参照图6以及图9)侧按压到导电性粘接材料adh1，将半导体芯片chp1以及半导体芯片chp2分别搭载于芯片焊盘dp上。
此外，在作为图14所示的导电性粘接材料adh1、adh2、adh3分别使用焊料的情况下，在步骤s2中不进行加热处理(再流焊)，在作为步骤s4而示出的压板搭载工序之后，进行再流焊。另一方面，在作为导电性粘接材料adh1、adh2、adh3而分别使用例如在热硬化性树脂中含有银(ag)等金属粒子的导电性树脂的情况下，也可以在步骤s2中，进行在使导电性粘接材料adh1硬化的温度下的加热处理(烘焙)。另外，即使在作为导电性粘接材料adh1、adh2、adh3而分别使用导电性树脂的情况下，也可以在作为步骤s4而示出的压板搭载工序之后实施烘焙。
在按导电性粘接材料adh1、adh2、adh3的顺序而使用熔点依次变高的焊料的情况下，在本工序中，还能够实施再流焊。但是，在实施再流焊之后，需要进行清洗处理来去除焊剂成分的残留。因此，根据提高制造效率的观点，再流焊的次数最好较少。
<金属板搭载>
接下来，在图19所示的步骤s3(金属板搭载工序)中，在半导体芯片chp1上搭载金属板mpl1，在半导体芯片chp2上搭载金属板mpl2。详细地说，金属板mpl1隔着导电性粘接材料adh2(参照图14)搭载于半导体芯片chp1的发射极ep上。另外，金属板mpl2隔着导电性粘接材料adh2搭载于半导体芯片chp2的阳极adp上。
在本工序中，将膏状的导电性粘接材料adh2分别配置到半导体芯片chp1的发射极ep上以及半导体芯片chp2的阳极adp上。其后，将金属板mpl1、mpl2各自的一个面按压到导电性粘接材料adh2而搭载金属板mpl1、mpl2。
已经说明了分别关于图14所示的导电性粘接材料adh1、adh2、adh3，根据所使用的材料，实施加热处理(再流焊或者烘焙)的定时不同。在本工序中也一样，因此，省略重复的说明。
另外，本工序是伴随着将压板clp与引脚框架lf一体地形成而实施的工序。在压板clp与引脚框架lf独立地形成的情况下，能够省略本工序。另外，在对压板clp的一部分实施弯曲加工而不使用金属板mpl1以及mpl2的情况下，能够省略本工序。
<压板搭载>
接下来，在图19所示的步骤s4(压板搭载工序)中，将压板clp搭载到半导体芯片chp1以及半导体芯片chp2上。详细地说，压板clp隔着导电性粘接材料adh3(参照图14)搭载于金属板mpl1上以及金属板mpl2上。
在本工序中，首先，将膏状的导电性粘接材料adh3配置到金属板mpl1以及金属板mpl2各自的上表面上。其后，准备一体地形成有压板clp和多条引脚ld的引脚框架lf，压板clp的下表面以覆盖半导体芯片chp1以及半导体芯片chp2的正面chpt(参照图5以及图8)的方式进行对位。如本实施方式所示，在压板clp与引脚框架lf一体地形成的情况下，通过进行引脚框架lf与芯片焊盘dp(或者引脚框架与半导体芯片)的对位，能够容易地进行多条引脚ld以及压板clp的对位。
然后，将压板clp的下表面按压到导电性粘接材料adh3，将压板clp搭载于半导体芯片chp1以及半导体芯片chp2上。
另外，压板clp与具有多条引脚ld的引脚框架lf一体地形成。因此，在本工序中，将多条引脚ld配置到芯片焊盘dp的周围。本工序还能够视为引脚框架搭载工序。此外，在压板clp以及芯片焊盘dp这两者与引脚框架lf独立形成的情况下，引脚框架lf优选预先与芯片焊盘dp或者压板clp中的某一方粘接固定。
<引线键合>
接下来，在图20所示的步骤s5(引线键合工序)中，经由引线bw将半导体芯片chp1的栅极gp与作为栅极端子gt的引脚ld电连接。另外，在本工序中，经由引线bw将图13所示的发射极用的传感电极esp与作为信号端子st的引脚ld电连接。
在本工序中，例如在将引线bw的一个端部连接到半导体芯片chp1的电极(栅极gp或者发射极ep)之后，形成引线环路。其后，在将引线bw连接到引脚ld的一部分(键合区域)之后切断引线，则得到图14所示的引线bw。
此外，在将半导体芯片chp1的电极与引脚ld电连接的方法中，存在各种变形例。例如，代替引线bw，也可以经由带状地延伸的金属带来连接。
<密封>
接下来，在图20所示的步骤s6(密封工序)中，用树脂密封半导体芯片chp1、半导体芯片chp2以及引线bw。图22是示出在图20所示的密封工序中形成有密封半导体芯片的密封体的状态的放大剖视图。
在本实施方式中，在密封工序中，例如通过传递模塑方式来形成密封体mr。在传递模塑方式中，在将引脚框架lf固定于未图示的成型模内的状态下，将树脂压入到成型模的空腔内。构成密封体mr的树脂例如以环氧系的热硬化性树脂作为主要成分，例如包括二氧化硅等填料粒子。当将树脂填充到成型模具的空腔内后，得到图20以及图22所示的密封体mr的形状。在成型模具内对树脂进行加热，如果树脂的一部分在一定程度上硬化，则能够从成型模具取出引脚框架lf。另外，在从成型模具取出引脚框架lf之后，在加热炉(烤炉)中进一步进行加热，使树脂成为正式硬化状态(热硬化性树脂成分的整体硬化了的状态)，则得到图22所示的密封体mr。
在本工序后，在实施图20所示的研磨工序之前，如图22所示，用密封体mr密封压板clp。密封体mr的主面mrt2是与图14所示的主面mrt不同的面。另一方面，芯片焊盘dp从密封体mr的主面mrb露出。作为针对本实施方式的变形例，在密封工序中，还能够以使压板clp从密封体mr露出的方式形成密封体mr。
如本实施方式所示，在密封工序中，在用密封体mr密封压板clp的情况下，即使在上述引线环路的顶点与压板clp的上表面的台阶小的情况下，也能够使引线bw的引线环路的顶点与空腔充分地间隔开。因此，能够抑制密封工序中的引线bw的变形。但是，在不使用引线bw的情况下，或者例如在充分地确保上述台阶而引线bw变形的可能性低的情况下，在本工序中，也可以使压板clp的上表面露出。
另外，关于密封体mr的主面mrb侧，不存在上述理由。因此，在本工序中，如图22所示，以使芯片焊盘dp的下表面从密封体mr的主面mrb露出的方式，形成密封体mr。
<研磨>
接下来，在图20所示的步骤s7(研磨工序)中，研磨密封体mr的位于与主面mrb(参照图22)相反的一侧的主面(上表面)mrt2，使压板clp的上表面从密封体mr的主面mrt露出。
在本工序中，例如使用磨具来机械地研磨图22所示的密封体mr的主面mrt2侧。此外，在研磨方法中存在各种变形例，除了机械地进行研磨的方法以外，还可以进行化学机械研磨(cmp：chemicalmechanicalpolishing)。通过本工序，如图14所示，压板clp的上表面在密封体mr的主面mrt露出。
此外，如上所述，当在密封工序中以使压板clp的上表面从密封体mr露出的方式形成密封体mr的情况下，能够省略本工序。
<镀敷>
接下来，在图21所示的步骤s8(镀敷工序)中，如图14所示，在从密封体mr露出的压板clp的上表面、芯片焊盘dp的下表面、引脚ld以及引脚ldc的从密封体mr露出的露出部分形成金属膜。
在本工序中，将引脚框架lf(参照图21)浸入到作为例如包括焊料材料的电解液的镀敷液(省略图示)中，将引脚框架lf作为阴极而流过电流。由此，在引脚框架lf中的从作为树脂的密封体mr露出的金属部分，选择性地形成金属膜sdf。
在本工序中形成的金属膜sdf在作为在将半导体装置pac搭载于例如图16所示的电子装置ea1时的连接构件bnd1而使用焊料的情况下，具有提高焊料的润湿性的功能。在连接构件bnd1是焊料的情况下，金属膜sdf与连接构件bnd1相互熔融而一体化。另外，在连接构件bnd1是导电性树脂的情况下，也可以不形成金属膜sdf。
<单片化>
接下来，在图21所示的步骤s9(单片化工序)中，从引脚框架lf的框部lff切开每个密封体mr的封装体。此外，在图19～图21中，示出在一条引脚框架形成一个封装体pkg(参照图21)的例子。当然，实际上，还能够通过图19～图21所示的方式制造半导体装置pac。但是，根据提高制造效率的观点，从一条引脚框架lf取得多个封装体pkg的情况较多。在该情况下，通过从引脚框架的框部lff切开封装体pkg，从而使多个封装体pkg相互分离而单片化。
在本工序中，切断多条引脚ld、ldc各自的框部lff侧的一部分。另外，在本工序中，使多条引脚ld以及多条引脚ldc相互连结，并且，切断连接于框部lff的联结杆tb。由此，封装体pkg从框部lff分离，并且多条引脚ld以及多条引脚ldc分别相互分离。
此外，在图21中，分开示出单片化工序和引脚成型工序，但也可以一并进行单片化工序和引脚成型工序。
<引脚成型>
接下来，在图21所示的步骤s10(引脚成型工序)中，针对多条引脚ld实施弯曲加工，得到半导体装置pac1的引脚ld的形状或者半导体装置pac2的引脚ld的形状。引脚ld的弯曲方向如下所述。
即，图14所示的半导体装置pac1的引脚ld以在半导体装置pac1的厚度方向上引脚ld的前端比密封体mr的主面mrb更接近于主面mrt的方式折弯。另外，半导体装置pac2的引脚ld以在半导体装置pac2的厚度方向上引脚ld的前端比密封体mr的主面mrt更接近于主面mrb的方式折弯。
另外，在本实施方式中，多条引脚ld中的不使用的引脚ld在密封体mr的侧面mrs的附近被切断。另外，在本实施方式中，多条引脚ldc不被用作半导体装置pac的端子。因此，多条引脚ldc在密封体mr的侧面mrs的附近被切断。
<检查>
接下来，在图21所示的步骤s11(检查工序)中，针对半导体装置pac实施外观检查、电气试验等必要的试验。将作为检查的结果被判定为合格的装置安装于图3所示的电子装置ea1。或者，当在其他地方组装电子装置ea1的情况下，将被判定为合格的半导体装置pac作为产品而发货。
<电子装置的制造方法>
接下来，说明图4所示的电子装置的制造方法。图23以及图24是示出图4所示的电子装置的组装流程的说明图。此外，在图23以及图24中，在各步骤的附近，附加表示各步骤的概要的俯视图。在下面的说明中，原则上参照图23以及图24所记载的图以及已经说明的图(例如，图3、图4等)来进行说明。
<准备基板>
首先，在图23所示的步骤cs1(基板准备工序)中，准备基板wb。在本工序中准备的基板wb中，形成有用于固定本电子装置的贯通孔th1。另外，在基板wb的上表面wbt，形成有包括导体图案mp1以及导体图案mp2的多个导体图案。
<搭载半导体部件>
接下来，在图23所示的步骤cs2(半导体部件搭载工序)中，将半导体装置pac1以及半导体装置pac2搭载到基板wb的导体图案mp1上。如图16所示，半导体装置pac1在基板wb上的导体图案mp1与半导体装置pac1的发射极端子et(压板clp)相对的状态下，隔着连接构件bnd1搭载于导体图案mp1上。另外，半导体装置pac2在基板wb上的导体图案mp1与半导体装置pac2的集电极端子ct(芯片焊盘dp)相对的状态下，隔着连接构件bnd2搭载于导体图案mp1上。
在本工序中，首先，将作为连接构件bnd1、bnd2的原料的膏状的键合材料涂敷于导体图案mp1的半导体部件搭载区域(搭载半导体装置pac1、pac2的预定区域)。连接构件bnd1、bnd2的原料是焊料膏、导电性树脂膏(含有导电性粒子的树脂膏)。另外，相同的键合材料也涂敷于图3所示的多个导体图案mp2各自的一部分(连接引脚ld的引脚连接部)上。
其后，在图16所示的半导体装置pac1的主面mrt侧，将从密封体mr(参照图14)露出的发射极端子et按压到键合材料(连接构件bnd1的原料)，将半导体装置pac1搭载于导体图案mp1上。另外，在半导体装置pac2的主面mrb侧，将从密封体mr(参照图14)露出的集电极端子ct按压到键合材料(连接构件bnd2的原料)，将半导体装置pac2搭载于导体图案mp1上。
此外，在作为图16所示的连接构件bnd1、bnd2、bnd3、bnd4而分别使用焊料的情况下，在步骤cs2中不进行加热处理(再流焊)，而在步骤cs4的加热处理工序中进行再流焊。另一方面，在作为连接构件bnd1、bnd2、bnd3、bnd4而分别使用例如在热硬化性树脂中含有银(ag)等金属粒子的导电性树脂的情况下，在步骤cs2中，也可以进行在使连接构件bnd1、bnd2硬化的温度下的加热处理(烘焙)。另外，即使在作为连接构件bnd1、bnd2、bnd3、bnd4而分别使用导电性树脂的情况下，也可以在步骤cs4的加热处理工序中实施烘焙。
<搭载母线>
接下来，在图23所示的步骤cs3(母线搭载工序)中，分别搭载母线bsp、bsn以及bsu。另外，在本工序中，图3所示的多个信号端子sgte分别搭载于基板wb上的导体图案mp2上。另外，在本工序中，配置于母线bsp与母线bsn之间的绝缘板if1也搭载于基板wb上。
如图16所示，母线bsp隔着连接构件bnd3搭载于半导体装置pac1的连接器端子ct(芯片焊盘dp)上。另外，母线bsn隔着连接构件bnd4搭载于半导体装置pac2的发射极端子et(压板clp)上。另外，在本实施方式中，将母线bsp以及母线bsn粘附于绝缘板if1并固定。因此，绝缘板if1隔着母线bsp以及母线bsn固定于基板wb上。在将母线bsp、bsn以及绝缘板if1相互贴合而固定的情况下，容易进行母线bsp、bsn的对位。
另外，如图4所示，母线bsu隔着未图示的连接构件(与连接构件bnd1相同的导电性连接构件)搭载于基板wb的导体图案mp1上。另外，图3所示的多个信号端子sgte分别隔着未图示的连接构件(与连接构件bnd1相同的导电性连接构件)搭载于基板wb的导体图案mp2的一部分(搭载信号端子sgte的端子连接部)上。
对图3所示的母线bsp、bsn、bsu以及多个信号端子sgte分别进行搭载的连接构件(包括图16所示的连接构件bnd3、bnd4)分别是与图16所示的连接构件bnd1相同的导电性连接构件。因此，在本工序中，在将作为连接构件的原料的膏材料涂敷到各构件的搭载部位之后，搭载各构件。
在本工序中，对母线bsp、bsn以及bsu分别预先实施弯曲加工而成型。例如，在母线bsp的情况下，在图16所示的接合部bpc与部分bp1之间存在弯曲部。另外，在部分bp2与部分bp1之间存在弯曲部。另外，在部分bp3与部分bp2之间存在弯曲部。但是，在端子pte与部分bp3之间，在本工序的阶段中，如图24所示未弯曲。同样地，在图16所示的母线bsn的情况下，在接合部bpc与部分bp1之间存在弯曲部，但在本工序的阶段中，在端子nte与部分bp4之间未弯曲。同样地，在图4所示的母线bsu的情况下，相当于端子ute的部分在本工序的阶段中未弯曲。这是为了在图24所示的壳体固定工序中容易将母线bsp、bsn、bsu插入到壳体cas的贯通孔。
<加热处理>
接下来，在图23所示的步骤cs4(加热处理工序)中，针对对半导体装置pac1、pac2、母线bsp、bsn、bsu以及多个信号端子sgte分别进行搭载的连接构件实施加热处理。
在上述连接构件是焊料的情况下，在进行再流焊加热至焊料的熔融温度之后进行冷却，从而连接构件分别固化，固定各构件。另外，在上述连接构件是导电性树脂的情况下，进行烘焙加热至在导电性树脂中包括的树脂成分硬化的温度。由此，导电性树脂硬化，固定各构件。
<清洗>
接下来，在图24所示的步骤cs5(清洗工序)中，清洗并去除在加热处理工序中上述连接构件的周边的焊剂残渣等。此外，在作为连接构件bnd1、bnd2、bnd3、bnd4而分别使用导电性树脂的情况下，也可以省略图24所示的清洗工序。
<固定壳体>
接下来，在图24所示的步骤cs6(壳体固定工序)中，如图4所示，以覆盖基板wb的上方的方式配置壳体cas，在壳体cas的收容部pkt内，收容基板wb以及搭载于基板wb上的半导体装置pac1、pac2。
在本工序中，在基板wb的上表面wbt的边缘部以及2个贯通孔周围，在涂敷有例如未图示的粘接材料的状态下，将壳体cas向基板wb按压。由此，将基板wb与壳体cas粘接固定。由此，确保设置电子装置ea1的电子装置设置面等与壳体cas内部的电子部件等的沿面距离，换言之，确保绝缘耐压。此时，在壳体cas处形成有多个贯通孔，将图2所示的母线bsp、bsn、bsu以及多个信号端子sgte的一部分(露出部)插入到该多个贯通孔。由此，如图24所示，得到母线bsp、bsn、bsu以及多个信号端子sgte的一部分(露出部)从壳体cas突出的结构物。
此外，壳体cas具有凹部(外部端子部)utc、凹部(外部端子部)ntc以及凹部(外部端子部)ptc。在图24中虽然省略图示，但在接下来的外部端子成型工序之前，将图4所示的螺母nut分别插入到凹部utc、ntc以及ptc。
<外部端子成型>
接下来，在图24所示的步骤cs7(外部端子成型工序)中，对从壳体cas露出的母线bsp、bsn以及bsu的一部分(露出部)分别实施弯曲加工。由此，凹部utc被端子ute覆盖，凹部ntc被端子nte覆盖，凹部ptc被端子pte覆盖。
<检查>
接下来，在图24所示的步骤cs8(检查工序)中，针对电子装置ea1实施外观检查、电气试验等必要的试验。将作为检查的结果被判定为合格的装置作为产品而发货。
(实施方式2)
接下来，作为实施方式2，举出在使用图1来说明的支路lg1由多个上分路和多个下分路构成的逆变器电路中装入的电子装置ea2来进行说明。图25是示出本实施方式2的电子装置的电路结构例的电路图。在图25中，着眼于图1所示的逆变器电路pwc的支路lg1～支路lg3中的支路lg1，示出由单位支路lg1a和单位支路lg1b构成支路lg1的例子。此外，在本实施方式2中，以与上述实施方式1的不同点为中心进行说明，原则上省略与上述实施方式1重复的说明。
例如，在图1所示的逆变器电路pwc那样的、一般的逆变器电路中，支路lg1～支路lg3分别由1个上分路和1个下分路构成。但是，根据流过逆变器电路的电流值，有时超过在上分路和下分路中流过的电流容许量。因此，通过如本实施方式所示做成将上分路以及下分路各具备多个的结构，能够使流过逆变器电路的电流的容许量增加。
图25所示的电子装置ea2具备的电路构成相当于图1所示的支路lg1的部分，但在支路lg1包括单位支路lg1a和单位支路lg1b这一点上不同。在电子装置ea2的情况下，单位支路lg1a与单位支路lg1b并联连接，因此，即使在支路lg1中流过大电流，也能够使电流分散到单位支路lg1a和单位支路lg1b。即，电子装置ea2是与图15所示的电子装置ea1相比能够流过大电流的结构。
<电子装置的安装方式>
接下来，说明与图25所示的电路对应的电子装置的结构例。此外，图26所示的电子装置ea2的外观与图2所示的电子装置ea1的外观相同，因此，省略图示。图26是示出图25所示的电子装置的内部结构的俯视图。图27是沿着图26的a-a线的剖视图。另外，图28是放大地示出与图27所示的半导体装置连接的母线的周边的放大剖视图。
另外，如图26所示，将半导体装置pac1a、pac1b、pac2a以及pac2b搭载于基板wb的上表面wbt上。这4个半导体装置pac1a、pac1b、pac2a以及pac2b分别是相同的结构，分别具备图25所示的晶体管tr和二极管fwd。另外，半导体装置pac1a、pac1b、pac2a以及pac2b分别具有与作为功率晶体管的晶体管tr的集电极cp电连接的集电极端子ct、与晶体管tr的发射极ep电连接的发射极端子et以及与晶体管tr的栅极电连接的栅极端子gt。半导体装置pac1a以及半导体装置pac2a构成图25所示的单位支路lg1a，半导体装置pac1b以及半导体装置pac2b构成图25所示的单位支路lg1b。
半导体装置pac1a以及半导体装置pac1b在x方向上以相互相邻的方式排列。另外，如图27所示，半导体装置pac1a以及半导体装置pac1b的集电极端子ct(参照图28)经由母线bsp相互电连接，并且与端子pte电连接。换言之，母线bsp具有与半导体装置pac1a的集电极端子ct连接的接合部bpc以及与半导体装置pac1b的集电极端子ct连接的接合部bpc。
另一方面，半导体装置pac1a以及半导体装置pac1b的发射极端子et(参照图25)经由导体图案mp1相互电连接，并且经由导体图案mp1以及母线bsu与端子ute电连接。
半导体装置pac2a以及半导体装置pac2b在x方向上以相互相邻的方式排列。另外，如图27所示，半导体装置pac2a以及半导体装置pac2b的发射极端子et(参照图28)经由母线bsn相互电连接，并且与端子nte电连接。换言之，母线bsn具有与半导体装置pac2a的发射极端子et连接的接合部bpc以及与半导体装置pac2b的发射极端子et连接的接合部bpc。
另一方面，半导体装置pac2a以及半导体装置pac2b的集电极端子ct(参照图25)经由导体图案mp1相互电连接，并且，经由导体图案mp1以及母线bsu与端子ute电连接。
另外，如图26所示，半导体装置pac1a、pac1b、pac2a以及pac2b分别具有的多条引脚ld连接于形成于基板wb的上表面wbt的多个导体图案mp2。多个导体图案mp2分别连接于信号端子sgte。与图2所示的电子装置ea1同样地，在多个信号端子sgte中包括将栅极信号传送到半导体装置的端子gte1、gte2。另外，在多个信号端子sgte中，包括输出用于监视例如温度、电压或者电流等半导体装置的动作状态的信号的监控端子mte。
另外，电子装置ea2具备的半导体装置pac1a、pac1b、pac2a以及pac2b分别具有与基板wb的上表面wbt相对的基板侧主面以及位于上述基板侧主面的相反侧的相反侧主面。母线bsp接合到半导体装置pac1a以及pac1b的上述相反侧主面，母线bsn接合到半导体装置pac2a以及pac2b的上述相反侧主面。
详细地说，图28所示的半导体装置pac1a以及pac1b的密封体mr(参照图14)的主面mrt与基板wb的上表面wbt相对。半导体装置pac1a以及pac1b的从密封体mr的主面mrt露出的压板clp的露出面相当于上述基板侧主面。相当于基板侧主面的压板clp的露出面经由连接构件bnd1与导体图案mp1接合。
另外，半导体装置pac1a以及pac1b的从密封体mr的主面mrb(参照图14)露出的芯片焊盘dp的露出面相当于上述相反侧主面。相当于相反侧主面的芯片焊盘dp的露出面经由连接构件bnd3与母线bsp的接合部bpc接合。半导体装置pac1a、pac1b的芯片焊盘dp经由母线bsp与端子pte电连接。
另外，半导体装置pac2a以及pac2b的从密封体mr的主面mrb露出的芯片焊盘dp的露出面相当于上述基板主面。相当于基板侧主面的芯片焊盘dp的露出面经由连接构件bnd2与导体图案mp1接合。另外，半导体装置pac2a以及pac2b的从密封体mr的主面mrt(参照图14)露出的压板clp的露出面相当于上述相反侧主面。相当于相反侧主面的压板clp的露出面经由连接构件bnd4与母线bsn的接合部bpc接合。半导体装置pac2a、pac2b的压板clp经由母线bsn与端子nte电连接。例如，如图28所示，部分bp3在z方向上的延伸距离d3比部分bp2在x方向上的延伸距离d2短。
在如电子装置ea2那样将4个半导体装置pac1a、pac1b、pac2a、pac2b收容于壳体cas的收容部pkt内的情况下，也能够设为与图2所示的电子装置ea1相同的外形尺寸。但是，半导体装置pac1a、pac1b、pac2a、pac2b不层叠于基板wb上，而分别在基板wb上并排地配置，因此，包括母线bsp以及母线bsn的布局在内，布局的制约大。
因此，在本实施方式中，说明在电子装置ea2中抑制壳体cas的外形尺寸的增大、并且使母线bsp、bsn的寄生电感降低的技术。用于使母线bsp、bsn的寄生电感降低的基本思想与在上述实施方式1中说明的内容相同。即，在研究母线bsp、bsn的布局的情况下，根据提高电力变换效率的观点，优选缩短母线bsp、bsn的延伸距离(布线路径距离)，并且增大在以近距离彼此相对的状态下并行的部分的面积。另外，需要确保母线bsp与母线bsn之间的绝缘耐压。
首先，如图26以及图27所示，在电子装置ea2的情况下，母线bsp的部分bp1、母线bsn的部分bp1以及绝缘板if分别配置于与半导体装置pac1a重叠的位置，在这一点上与图4所示的电子装置ea1不同。如图27所示，由于从半导体装置pac1b至壳体cas的侧壁的距离的制约，电子装置ea2是母线bsp与半导体装置pac1a重叠的结构。
在该情况下，如果构成为具有母线bsp与母线bsn分别在以近距离彼此相对的状态下并行的部分bp1，则如图28所示，绝缘板if1以及母线bsn与半导体装置pac1a重叠。由此，能够使在母线bsp与母线bsn之间产生的互感的影响增大，降低寄生电感。但是，在母线bsn与半导体装置pac1a重叠的情况下，与图16所示的电子装置ea1相比，母线bsn与半导体装置pac1a的距离接近。
因此，如果考虑电子装置ea2的绝缘耐压特性，则可靠地使绝缘板if1介于连接到端子pte的传送路径与连接到端子nte的传送路径之间、并且确保必要的沿面距离是重要的。特别是，在半导体装置pac1a的集电极端子ct的一部分不被母线bsp覆盖而露出到密封体mr(参照图14)的外部的情况下，露出部分与母线bsn的沿面距离容易变短。
在电子装置ea2的情况下，在上述集电极端子ct的露出部分，根据提高绝缘耐压特性的观点，采用以下的结构。即，如图28所示，母线bsn具备位于部分bp1与接合部bpc之间并且向远离母线bsp的方向(在图28中，x方向)延伸的部分bp5以及位于部分bp5与接合部bpc之间并且沿着z方向延伸的部分bp6。另外，绝缘板if1的一部分(前端部分)位于比母线bsn的部分bp5低的位置。
详细地说，绝缘板if1覆盖半导体装置pac1a的集电极端子ct中的从母线bsp露出的部分。另外，绝缘板if1介于母线bsn的部分bp1与半导体装置pac1之间。另外，绝缘板if1覆盖母线bsn的部分bp5的下表面(与半导体装置pac1a相对的面)的至少一部分。由此，能够可靠地使绝缘板if1介于连接到端子pte的传送路径与连接到端子nte的传送路径之间，因此，能够确保必要的沿面距离。
在电子装置ea2的情况下，如上所述，为了使连接到端子pte的传送路径与连接到端子nte的传送路径的沿面距离变长，母线bsn具备由部分bp5以及部分bp6构成的台阶部。因此，如果与图16所示的电子装置ea1相比，则母线bsp以及母线bsn各自的部分bp1的在z方向上的延伸距离d1的长度短。但是，如本实施方式所示，在母线bsn的部分bp1与半导体装置pac1a重叠的情况下，优选使绝缘耐压特性的提高优先，设置上述台阶部。
但是，在电子装置ea2的情况下，与图16所示的电子装置ea1同样地，构成为通过缩短部分bp3在z方向上的延伸距离d3而部分bp1的延伸距离d1的长度变长。在图28所示的例子中，延伸距离d3例如是5.0mm，延伸距离d2例如是6.6mm。如果将壳体cas的厚度(z方向的高度)设为恒定，则通过尽可能地减小延伸距离d3，能够使母线bsp的部分bp1的延伸距离d1变长。在图28所示的例子中，z方向上的母线bsp的部分bp1以及母线bsn的部分bp1各自的延伸距离d1相互相等，分别是11.8mm。即，在图28所示的例子中，延伸距离d1比部分bp3的延伸距离d3长。另外，在图28所示的例子中，延伸距离d1比部分bp2的延伸距离d2长。
另外，绝缘板if1介于母线bsp的部分bp1与母线bsn的部分bp1之间，因此，即使使彼此相对的部分bp1的间隔距离gd1变小，也能够确保绝缘耐性。因此，母线bsp的部分bp1与母线bsn的部分bp1之间的间隔距离gd1比母线bsp的部分bp3在z方向上的延伸距离d3短。在图28所示的例子中，母线bsp的部分bp1与母线bsn的部分bp1以恒定间隔配置，间隔距离gd1的值例如是1.0mm。母线bsp以及母线bsn各自的板厚(厚度)分别是1.2mm，间隔距离gd1的值小于母线bsp以及母线bsn各自的板厚。
另一方面，在半导体装置pac1a的附近，根据提高绝缘耐压特性的观点，母线bsn与母线bsp之间的间隔距离变长。在图28所示的例子中，母线bsn的部分bp6与母线bsp之间的间隔距离gd2是7.9mm。此外，半导体装置pac1a与半导体装置pac2a之间的间隔距离是3.0mm。
另外，电子装置ea2如上所述，由于基板wb上的布局的制约，做成母线bsn的一部分(部分bp1)与半导体装置pac1a重叠的结构。但是，优选尽可能地将绝缘板if1设为边界来划分连接到端子pte的传送路径与连接到端子nte的传送路径。如图27所示，在电子装置ea2的情况下，在z方向上，端子pte与半导体装置pac1a以及半导体装置pac1b中的至少一方重叠。在图27所示的例子中，端子pte与半导体装置pac1b重叠。另外，在z方向上，端子nte与半导体装置pac2a以及半导体装置pac2b中的至少一方重叠。在图27所示的例子中，端子nte与半导体装置pac2a重叠。此外，在电子装置ea2的情况下，由于布局的制约，难以将全部半导体装置配置于所连接的端子的正下方。例如，在z方向上，半导体装置pac2b与端子ute重叠。
另外，如上所述，电子装置ea2与图16所示的电子装置ea1相比，部分bp1在z方向上的延伸距离d1较短。因此，根据使互感的影响增大的观点，优选应用使用图17以及图18来说明的结构。即，如图17所示，母线bsp的部分bp1沿与z方向以及x方向(参照图28)分别交叉的y方向延伸。另外，部分bp1在y方向上的延伸距离(宽度)d1w比部分bp1在z方向上的延伸距离d1长。另外，部分bp1在y方向上的延伸距离d1w比部分bp3在y方向上的延伸距离(宽度)d3w长。同样地，如图18所示，母线bsn的部分bp1沿与z方向以及x方向(参照图28)分别交叉的y方向延伸。另外，部分bp1在y方向上的延伸距离(宽度)d1w比部分bp1在z方向上的延伸距离d1长。另外，部分bp1在y方向上的延伸距离d1w比部分bp4在y方向上的延伸距离(宽度)d4w长。
换言之，能够以如下方式表述。即，图17所示的母线bsp的部分bp1具有在侧视图中位于部分bp2与接合部bpc之间的中央部以及位于中央部的两旁的伸出部bpf。同样地，图18所示的母线bsn的部分bp1具有在侧视图中位于部分bp4与接合部bpc之间的中央部以及位于中央部的两旁的伸出部bpf。
另外，在电子装置ea2的情况下，半导体装置pac1a与半导体装置pac1b之间的间隔距离以及半导体装置pac2a与半导体装置pac2b之间的间隔距离比半导体装置pac1a与半导体装置pac2a之间的间隔距离短。在图27所示的例子中，半导体装置pac1a与半导体装置pac2a之间的间隔距离是3.0mm，半导体装置pac1a与半导体装置pac1b之间的间隔距离以及半导体装置pac2a与半导体装置pac2b之间的间隔距离例如是1mm。在相同的支路中包括的半导体装置pac1a与半导体装置pac1b之间的间隔距离以及半导体装置pac2a与半导体装置pac2b之间的间隔距离根据电气特性的观点，越小则越优选。但是，如果考虑由于配置于导体图案mp1上的连接构件bnd1、bnd2的上爬、由清洗性的劣化导致的清洗残渣而引起的绝缘耐压降低，则优选存在一定程度的间隔距离。
这样，在半导体装置pac1a与半导体装置pac1b之间的间隔距离以及半导体装置pac2a与半导体装置pac2b之间的间隔距离短的情况下，图27所示的相邻的连接构件bnd3的间隔距离以及相邻的连接构件bnd4的间隔距离分别变短。因此，根据抑制溢出的连接构件bnd3、bnd4绕到相邻的半导体装置之间而接触到导体图案mp1的观点，优选图29以及图30所示的变形例。图29是示出图27所示的低侧的母线与半导体装置的连接部分的变形例的放大剖视图。图30是示出图27所示的高侧的母线与半导体装置的连接部分的变形例的放大剖视图。
如图29所示，母线bsn具有位于相互相邻的两个接合部bpc之间并且向远离基板wb的方向突出的突出部bss。另外，如图30所示，母线bsp具有位于相互相邻的两个接合部bpc之间并且向远离基板wb的方向突出的突出部bss。
如图29所示，母线bsn的两个接合部bpc以及突出部bss分别具有面向半导体装置pac2a的主面mst或者半导体装置pac2b的主面mst的背面bsb以及背面bsb的相反侧的正面bst。从半导体装置pac2a的主面mst至接合部bpc的背面bsb为止的在z方向上的间隔小于从半导体装置pac2b的主面mst至突出部bss的背面bsb为止的在z方向上的间隔。另外，如图30所示，母线bsp的两个接合部bpc以及突出部bss分别具有面向半导体装置pac1a的主面mst或者半导体装置pac1b的主面mst的背面bsb以及背面bsb的相反侧的正面bst。从半导体装置pac1a的主面mst至接合部bpc的背面bsb为止的在z方向上的间隔小于从半导体装置pac1的主面mst至突出部bss的所述背面bsb为止的在z方向上的间隔。
在将突出部bss设置于这样相邻的接合部bpc之间的情况下，即使假设连接到构件bnd3、bnd4的配置量多，在突出部bss的背面bsb侧，也能够确保吸收多余的连接构件bnd3、bnd4的空间。即，根据图29以及图30所示的结构，能够抑制溢出的连接构件bnd3、bnd4绕到相邻的半导体装置之间而接触到导体图案mp1。
另外，电子装置ea2的制造方法在图23所示的半导体部件搭载工序中将4个半导体装置(半导体部件)搭载于导体图案mp1上，在这一点上与在上述实施方式1中说明的电子装置ea1的制造方法不同。另外，在图23所示的母线搭载工序中，母线bsn的部分bp1(参照图28)以及绝缘板if1分别以与半导体装置pac1a(参照图28)重叠的方式搭载，在这一点上与在上述实施方式1中说明的电子装置ea1的制造方法不同。
除了上述不同点之外，电子装置ea2与在上述实施方式1中说明的电子装置ea1相同。因此，省略重复的说明。
以上，根据实施方式，具体说明了由本发明者完成的发明，但本发明不限定于上述实施方式，在不脱离其主旨的范围内能够进行各种变更，这自不待言。此外，在上述实施方式中也说明了几个变形例，在下面，说明在上述实施方式中说明的变形例以外的代表性的变形例。
<变形例1>
例如，在上述实施方式1中，说明了图16所示的母线bsp以及母线bsn分别粘附于绝缘板if1的实施方式。但是，也可以如图31所示的电子装置ea3那样，用作为绝缘材料的树脂体if2密封母线bsp以及母线bsn的一部分。图31是作为针对图16的变形例的电子装置的放大剖视图。
图31所示的电子装置ea3在用作为绝缘材料的树脂体if2密封母线bsp以及母线bsn的一部分这一点上，与图16所示的电子装置ea1不同。另外，在电子装置ea3的母线bsp的部分bp1与母线bsn的部分bp1之间，没有图16所示的绝缘板if1，作为替代，埋入有树脂体if2的一部分。
详细地说，用一体地形成的一个树脂体if2来密封母线bsp的部分bp1以及母线bsn的部分bp1，母线bsp的接合部bpc和端子(露出部)pte以及母线bsn的接合部bpc和端子(露出部)nte分别从树脂体if2露出。树脂体if2通过将母线bsp以及母线bsn配置于未图示的成型模具内、将树脂供给到模具内并使其硬化而形成。
在具备通过上述方法而成型的树脂体if2的电子装置ea3的情况下，母线bsp的部分bp1与母线bsn的部分bp1之间的间隔距离gd1的值根据将母线bsp以及母线bsn配置于成型模具内时的精度来规定。因此，能够高精度地控制间隔距离gd1的值。
另外，在电子装置ea3的情况下，插入到母线bsp的部分bp1与母线bsn的部分bp1之间的树脂体if2与周围的部分一体地形成，因此，仅母线bsp与母线bsn之间的部分处不要求刚性。因此，与图16所示的电子装置ea1相比，能够使母线bsp的部分bp1与母线bsn的部分bp1之间的间隔距离gd1的值进一步地减小。
另外，在电子装置ea3的情况下，母线bsp的部分bp1和母线bsn的部分bp1除了相互的相对面以外，其相反侧的面也被绝缘材料覆盖。在该情况下，将电压施加于母线bsp、bsn时的气体放电的风险降低，因此，从树脂体if2露出的部分(例如，部分bp2、部分bp3)的沿面距离的条件也缓和。
另外，图31是作为针对图16所示的电子装置ea1的变形例而说明的，作为针对图27所示的电子装置ea2的变形例，图27所示的母线bsp的部分bp1以及母线bsn的部分bp1也可以用一体地形成的一个树脂体if2来密封。在该情况下，通过上述沿面距离的条件缓和的效果，能够缩短图28所示的部分bp6在z方向上的延伸距离，因此，能够使部分bp1的延伸距离d1变长。
另外，虽然省略图示，但也可以如图16所示，在母线bsp以及母线bsn分别粘附于绝缘板if1的状态下，形成图31所示的树脂体if2。在该情况下，如图16所示，绝缘板if1介于母线bsp的部分bp1与母线bsn的部分bp1之间。
<变形例2>
另外，例如在上述实施方式1以及上述实施方式2中，说明了作为构成开关元件的晶体管tr而使用igbt的例子。但是，作为变形例，作为逆变器电路的开关元件，也可以使用功率mosfet。在功率mosfet的情况下，在构成晶体管的半导体元件内，形成作为寄生二极管的体二极管。该体二极管起到图15、图25所示的二极管(续流二极管)fwd的功能。因此，如果使用具备功率mosfet的半导体芯片，则在该半导体芯片的内部内置体二极管。因此，在使用功率mosfet的情况下，搭载于一个半导体装置(半导体封装体)的内部的半导体芯片可以是一个。但是，在体二极管与在上述实施方式中说明的二极管fwd之间，二极管的特性不同。因此，即使在使用功率mosfet的情况下，也有时一并设置在上述实施方式中说明的二极管fwd。
另外，在作为逆变器电路的开关元件而使用功率mosfet的情况下，能够将在上述实施方式1以及实施方式2的说明中记载为发射极的部分改记为源极、将记载为集电极的部分改记为漏极来应用。因此，省略重复的说明。
<变形例3>
另外，例如在上述实施方式1以及上述实施方式2中，说明了如图13所示预先制造封装有半导体芯片chp1的半导体装置pac、并将该半导体装置pac搭载于基板wb(参照图16)的实施方式。但是，作为变形例，能够应用于图13所示的半导体芯片(半导体部件)chp1、半导体芯片(半导体部件)chp2直接搭载于图3所示的基板wb的导体图案mp1上的实施方式。
在该情况下，半导体芯片chp1的集电极cp(参照图6)连接到基板wb上的导体图案，因此，在基板wb上需要形成有相互分离的多个导体图案。另外，半导体芯片chp1的发射极ep、栅极gp经由引线bw连接到多个导体图案中的一个。另外，图16所示的母线bsp、母线bsn连接到多个导体图案中的一个。另外，在该变形例的情况下，为了保护引线bw以及抑制来自引线bw的气体放电，需要用凝胶状的树脂材料分别密封多个半导体芯片chp1以及多根引线bw。
这样，也可以是将未封装的半导体芯片chp1直接搭载于基板wb上的方式，但在该情况下，电子装置的结构变得复杂。因此，如图16所示，根据使母线bsp、bsn的结构变得简单而实现寄生电感的降低观点，优选为如图16所示的电子装置ea1、图27所示的电子装置ea2那样的、将预先封装的半导体装置pac搭载于基板wb上的实施方式。
<变形例4>
另外，例如，在上述实施方式1以及上述实施方式2中，说明了母线与半导体装置的端子连接并且基板wb被壳体cas覆盖的电子装置。但是，在电子装置的方式中，存在各种变形例。例如，也有时以将多个半导体装置搭载到基板wb上而被壳体cas覆盖之前的状态作为产品而发货。进一步地，也有时以将母线与半导体装置连接之前的状态作为产品而发货。
<变形例5>
另外，例如，如上所述说明了各种变形例，但能够将上述说明的各变形例彼此组合来应用。
另外，在上述实施方式中说明的结构能够通过以下所示的要素来表述。图32是图16所示的电子装置的放大剖视图。
此外，图32所示的电子装置ea1与在上述实施方式1中说明的电子装置ea1相同。因此，在下面说明中，使用在上述实施方式1中已经说明的各图来说明电子装置ea1的要素的一部分。
如图15所示，电子装置ea1具有半导体装置pac1，该半导体装置pac1具有晶体管(功率晶体管)tr、与晶体管tr的集电极cp电连接的集电极端子ct、与晶体管tr的发射极ep电连接的发射极端子et以及与晶体管tr的栅极电连接的栅极端子gt。
另外，电子装置ea1具有半导体装置pac2，该半导体装置pac2具有晶体管(功率晶体管)tr、与晶体管tr的发射极ep电连接的发射极端子et、与晶体管tr的集电极cp电连接的集电极端子ct以及与晶体管tr的栅极电连接的栅极端子gt。
另外，电子装置ea1如图4所示，具有沿着x方向以相互相邻的方式搭载半导体装置pac1以及半导体装置pac2的基板wb。
另外，电子装置ea1具有壳体cas，该壳体cas具有收容搭载有半导体装置pac1以及半导体装置pac2的基板wb的收容部pkt以及在基板wb的上方沿着x方向排列的凹部(外部端子部)ptc、凹部(外部端子部)ntc和凹部(外部端子部)utc。
另外，如图32所示，电子装置ea1具有母线(导体棒、导体板)bsp，该母线(导体棒、导体板)bsp具有与半导体装置pac1的集电极端子ct连接的接合部bpc以及在壳体cas的凹部ptc上露出到壳体cas的外部的端子(露出部)pte。
另外，电子装置ea1具有母线(导体棒、导体板)bsn，该母线(导体棒、导体板)bsn具有与半导体装置pac2的发射极端子et连接的接合部bpc以及在壳体cas的凹部ntc上露出到壳体cas的外部的端子(露出部)nte。
另外，如图4所示，电子装置ea1具有母线(导体棒、导体板)bsu，该母线(导体棒、导体板)bsu具有经由导体图案mp1与半导体装置pac1的发射极端子et(参照图32)以及半导体装置pac2的集电极端子ct(参照图32)分别电连接、并且在壳体cas的凹部utc上露出到壳体cas的外部的端子(露出部)ute。
另外，如图32所示，电子装置ea1具有配置于母线bsp的一部分与母线bsn的一部分之间的绝缘板(绝缘材料)if1。母线bsn具备位于端子nte与接合部bpc之间并且沿着与基板wb的上表面(主面)wbt交叉的z方向延伸的面bs1。母线bsp具备位于端子pte与接合部bpc之间、隔着绝缘板if1与面bs1相对并且沿着z方向延伸的面bs2以及连结到端子pte并且沿着z方向延伸的面bs3。面bs1、面bs2以及面bs3分别配置于壳体cas的收容部pkt内。在这里，在x方向上，面bs2与面bs3之间的间隔距离gd23分别比面bs1与面bs2之间的间隔距离gd1以及z方向上的延伸距离ds3长。
另外，面bs2在z方向上的延伸距离ds2比面bs3在z方向上的延伸距离ds3长。
电子装置ea1通过使在母线bsn的附近与母线bsn相对的面bs2在z方向的延伸距离ds2变长，能够降低寄生电感。
另外，如果关于在上述实施方式中说明的电子装置，提取技术思想，则能够如下表述。
〔附记1〕
一种电子装置，具有：
第1半导体部件，具有第1功率晶体管、与所述第1功率晶体管的第1发射极电连接的第1发射极端子、与所述第1功率晶体管的第1集电极电连接的第1集电极端子以及与所述第1功率晶体管的第1栅极电连接的第1栅极端子；
第2半导体部件，具有第2功率晶体管、与所述第2功率晶体管的第2发射极电连接的第2发射极端子、与所述第2功率晶体管的第2集电极电连接的第2集电极端子以及与所述第2功率晶体管的第2栅极电连接的第2栅极端子；
基板，具有沿着第1方向以相互相邻的方式搭载所述第1半导体部件以及所述第2半导体部件的第1主面；
壳体，具有收容搭载有所述第1半导体部件和所述第2半导体部件的所述基板的收容部以及在所述基板的上方沿着所述第1方向排列的第1外部端子部和第2外部端子部；
第1导体板，具有在剖视时与所述第1半导体部件的所述第1集电极端子接合并且沿所述第1方向延伸的第1接合部和在所述壳体的所述第1外部端子部的上方露出到所述壳体的外部的露出部；以及
第2导体板，具有在剖视时与所述第2半导体部件的所述第2发射极端子接合并且沿所述第1方向延伸的第2接合部和在所述壳体的所述第2外部端子部的上方露出到所述壳体的外部的露出部，
所述第1导体板以及所述第2导体板分别具备隔着绝缘材料彼此相对、并且在剖视时沿着与所述第1方向交叉的第2方向延伸的第1部分，
所述第1导体板具备位于所述第1部分与所述露出部之间并且向远离所述第2导体板的所述第1方向延伸的第2部分以及位于所述第2部分与所述露出部之间并且沿所述第2方向延伸的第3部分，
所述第1导体板以及所述第2导体板的所述第1部分、所述第1导体板的所述第2部分以及所述第1导体板的所述第3部分分别配置于所述壳体的所述收容部内，
在剖视时，所述第1导体板的所述第1部分与所述第2导体板的所述第1部分之间的在所述第1方向上的间隔小于所述第1半导体部件与所述第2半导体部件之间的在所述第1方向上的间隔，
在剖视时，所述第1导体板的所述露出部与所述第2导体板的所述露出部之间的在所述第1方向上的间隔大于所述第1导体板的所述第1部分与所述第2导体板的所述第1部分之间的在所述第1方向上的间隔，
所述第3部分在所述第2方向上的延伸距离比所述第2部分在所述第1方向上的延伸距离短。
〔附记2〕
一种电子装置，具有：
第1半导体部件，具有第1功率晶体管、与所述第1功率晶体管的第1源极电连接的第1源极端子、与所述第1功率晶体管的第1漏极电连接的第1漏极端子以及与所述第1功率晶体管的第1栅极电连接的第1栅极端子；
第2半导体部件，具有第2功率晶体管、与所述第2功率晶体管的第2源极电连接的第2源极端子、与所述第2功率晶体管的第2漏极电连接的第2漏极端子以及与所述第2功率晶体管的第2栅极电连接的第2栅极端子；
基板，具有沿着第1方向以相互相邻的方式搭载所述第1半导体部件以及所述第2半导体部件的第1主面；
壳体，具有收容搭载有所述第1半导体部件和所述第2半导体部件的所述基板的收容部以及在所述基板的上方沿着所述第1方向排列的第1外部端子部和第2外部端子部；
第1导体板，具有在剖视时与所述第1半导体部件的所述第1漏极端子接合并且沿所述第1方向延伸的第1接合部以及在所述壳体的所述第1外部端子部的上方露出到所述壳体的外部的露出部；以及
第2导体板，具有在剖视时与所述第2半导体部件的所述第2源极端子接合并且沿所述第1方向延伸的第2接合部以及在所述壳体的所述第2外部端子部的上方露出到所述壳体的外部的露出部，
所述第1导体板以及所述第2导体板分别具备隔着绝缘材料彼此相对、并且在剖视时沿着与所述第1方向交叉的第2方向延伸的第1部分，
所述第1导体板具备位于所述第1部分与所述露出部之间并且向远离所述第2导体板的所述第1方向延伸的第2部分以及位于所述第2部分与所述露出部之间并且沿所述第2方向延伸的第3部分，
所述第1导体板以及所述第2导体板的所述第1部分、所述第1导体板的所述第2部分以及所述第1导体板的所述第3部分分别配置于所述壳体的所述收容部内，
在剖视时，所述第1导体板的所述第1部分与所述第2导体板的所述第1部分之间的在所述第1方向上的间隔小于所述第1半导体部件与所述第2半导体部件之间的在所述第1方向上的间隔，
在剖视时，所述第1导体板的所述露出部与所述第2导体板的所述露出部之间的在所述第1方向上的间隔大于所述第1导体板的所述第1部分与所述第2导体板的所述第1部分之间的在所述第1方向上的间隔，
所述第3部分在所述第2方向上的延伸距离比所述第2部分在所述第1方向上的延伸距离短。