本发明涉及半导体制造技术领域，特别涉及一种顶层金属连接层及其制作方法、焊盘结构和半导体器件。
背景技术：
在半导体制造技术领域中，焊盘结构(padstructure)常采用大孔阵列(bigholevia，bhv)焊盘结构和单体巨大(singlehugevia，shv)焊盘结构，但上述两种焊盘结构均存在着一定的工艺缺陷，以导致形成的半导体器件存在一定的不良率，其不良率的损失大约为4％。请参考图1和图2，在bhv焊盘结构中，包括二氧化硅层1，以及形成在二氧化硅层1上阵列分布的钨金属焊盘2，其中钨金属焊盘2的总面积小于二氧化硅层1的面积。采用上述的焊盘结构，由于在钨金属焊盘在焊接过程中，焊球具有一定的冲击力，二氧化硅相对于钨金属来说更加脆弱，并且钨金属焊盘2为独立分布的阵列结构，二氧化硅为连接于一体的整块结构，则焊球的冲击力会造成沿着较大面积的二氧化硅产生的裂纹，从而影响了形成在焊盘结构上方的顶层金属等上部结构，由此给形成后的半导体器件的可靠性和导电性能造成了不利影响。请参考图3和图4，为了解决bhv焊盘结构的上述缺陷，现有技术中提供一种shv焊盘结构，其是在整个版面采用钨金属填充形成钨金属焊盘10，不使用二氧化硅，以解决焊盘结构的延展性，以避免焊接过程中由于焊球的冲击力而对形成的器件造成裂纹的缺陷。但shv焊盘结构，在采用化学气相沉积(cvd)沉积等半导体制程工艺中形成钨金属焊盘10时，由于半导体制程工艺的影响，钨金属沉积形成的钨金属焊盘10在其中间区域相对于两端区域会很薄，则在后续的化学机械研磨(chemicalmetalpolish，cmp)的半导体制程工艺中，由于碱性的化学机械研磨液和钨金属发生化学反应以导致钨金属焊盘10穿孔，则在形成焊盘结构时，其上层金属层的中间区域就会产生一个向下的凹坑，由此给形成后的半导体器件的可靠性和导电性能造成了不利影响。
技术实现要素：
本发明所要解决的技术问题是，提供一种顶层金属连接层及其制作方法、焊盘结构和半导体器件，以提高半导体器件的可靠性和电学性能。
为了解决上述技术问题，本发明提供一种顶层金属连接层，包括阵列分布、彼此独立的绝缘柱，以及形成在所述绝缘柱之间一体结构的导电焊盘，所述导电焊盘的总面积大于所述绝缘柱的总面积。
进一步的，本发明提供的顶层金属连接层，所述阵列分布的绝缘柱中的相邻行或者相邻列的所述绝缘柱交错分布。
进一步的，本发明提供的顶层金属连接层，所述绝缘柱的材料为二氧化硅。
进一步的，本发明提供的顶层金属连接层，所述导电焊盘的材料为钨金属。
为了解决上述技术问题，本发明还提供一种顶层金属连接层的制作方法，包括：
提供绝缘层；
对所述绝缘层进行刻蚀，使所述绝缘层形成阵列分布、彼此相互独立的绝缘柱；
在所述绝缘柱之间的刻蚀区域填充导电材料形成导电焊盘。
为了解决上述技术问题，本发明还提供一种焊盘结构，包括顶层金属层，以及与所述顶层金属层形成电路连接的顶层金属连接层。
进一步的，本发明提供的焊盘结构，还包括底层金属层和若干中间层金属层，与所述顶层金属层相邻的中间层金属层通过所述金属连接层电路连接，若干所述中间层金属层之间通过金属连接柱连接，与所述底层金属层相邻的中间层金属层通过金属连接柱连接。
进一步的，本发明提供的焊盘结构，与所述顶层金属层相邻的中间层金属层还电路连接有金属连接柱。
进一步的，本发明提供的焊盘结构，还包括覆盖所述顶层金属层的周边区域、暴露所述顶层金属层其它区域的钝化层，所述顶层金属层的暴露区域形成焊盘区。
为了解决上述技术问题，本发明还提供一种半导体器件，包括如上述的焊盘结构。
与现有技术相比，本发明提供的上述技术方案，阵列分布的绝缘柱是彼此相互独立的分立结构，而不是连接在一起。导电焊盘为一体结构，并且导电焊盘的总面积大于绝缘柱的总面积，则在焊接时，焊球的冲击力主要作用在较大面积的导电焊盘上，从而降低了导电焊盘产生裂纹的可能性，提高了制造的半导体器件的可靠性和电学性能。当某一区域的导电焊盘存在裂纹缺陷并且延伸到绝缘柱时，由于相邻的绝缘柱之间彼此独立，因此不会通过绝缘柱延伸出去，从而不会对后续工艺造成不利影响，即不会对焊盘结构的上层金属层及其上部结构造成裂纹的影响，也就是说，本发明克服了bhv焊盘结构产生的裂纹缺陷。另外，由于本发明的焊盘结构包括一体结构的导电焊盘和阵列分布、彼此独立的绝缘柱，并且导电焊盘的总面积大于绝缘柱的总面积，因此，在对焊盘结构进行化学机械研磨工艺时，由于绝缘柱与碱性的化学机械研磨液不发生化学反应，从而降低了导电焊盘穿孔的可能性，则降低了焊盘结构中上层金属层等上部结构造成的凹坑的可能性，从而提高了制造的半导体器件的可靠性和电学性能。当某一区域的导电焊盘与碱性的化学机械研磨液发生化学反应，导致导电焊盘穿孔缺陷时，由于阵列分布的绝缘柱是彼此独立的，并且绝缘柱不与碱性的化学机械研磨液发生化学反应，则绝缘柱对上层金属层及其上部结构起到了支撑的作用，从而克服焊盘结构中上层金属层等上部结构的凹坑缺陷，也就是说，本发明相对于shv焊盘结构来说，克服了上述凹坑的缺陷。因此，本发明提高了制造的半导体器件的可靠性和电学性能。
附图说明
图1是bhv焊盘结构的简化结构示意图；
图2是bhv焊盘结构的纵向剖面结构示意图；
图3是shv焊盘结构的简化结构示意图；
图4是shv焊盘结构的纵向剖面结构示意图；
图5是本发明一实施例的顶层金属连接层的结构示意图；
图6是本发明一实施例顶层金属连接层的纵向剖面结构示意图；
图7是本发明一实施例焊盘结构的纵向剖面结构示意图；
图8是本发明一实施例焊盘结构的钝化层和焊盘区的结构示意图；
图9是本发明又一实施例焊盘结构的结构示意图。
具体实施方式
下面结合附图对本发明作详细描述：
实施例一
请参考图5至图6，本发明实施例一提供一种顶层金属连接层100，包括阵列分布、彼此独立的绝缘柱101，以及形成在所述绝缘柱101之间一体结构的导电焊盘102，所述导电焊盘102的总面积大于所述绝缘柱101的总面积。其中，绝缘柱101的材料为二氧化硅，导电焊盘102的材料为钨金属。阵列分布的绝缘柱101包括行分布和列分布，阵列分布的绝缘柱101可以是一行多列，可以是多行一列，也可以是多行多列。即阵列分布的绝缘柱101包括行分布的绝缘柱和列分布的绝缘柱。
请参考图5，其示出了相邻行或者相邻列的绝缘柱101彼此对齐的布局方式，即第一行绝缘柱中的第一个与第二行绝缘柱中的第一个对齐，第一行绝缘中的第二个与第二行绝缘柱中的第二个对齐，依次类推。同理，相邻列彼此对齐时，将行变替换为列即可。本发明实施例一阵列分布的绝缘柱101，是指相邻两个绝缘柱101之间的间隔距离相同，包括行间隔距离和/或列间隔距离，此种方式有助于均衡绝缘柱向上的支撑力。
本发明实施例一还提供一种顶层金属连接层100的制作方法，包括以下步骤：
步骤201，提供绝缘层。
步骤202，对所述绝缘层进行刻蚀，使所述绝缘层形成阵列分布、彼此相互独立的绝缘柱101。
步骤203，在所述绝缘柱101之间的刻蚀区域填充导电材料形成导电焊盘102。
例如：在下层金属层中生长或者沉积绝缘层，采用与bhv结构相反的掩模板对绝缘层进行刻蚀，即掩模板包括遮挡阵列区和镂空刻蚀区，保留遮挡阵列区的绝缘材料形成阵列分布、彼此相互独立的绝缘柱101，去除镂空刻蚀区的绝缘材料，并填充钨金属等导电材料形成一体结构的导电焊盘102。
请参考图5至图7，本发明实施例一还提供一种焊盘结构，包括顶层金属层200，以及与所述顶层金属层200形成电气连接的上述顶层金属连接层100。
请参考图7，本实施例一的焊盘结构还包括底层金属层500和若干中间层金属层400，与所述顶层金属层200相邻的中间层金属层400通过所述金属连接层100电路连接，若干所述中间层金属层400之间通过金属连接柱300连接，与所述底层金属层500相邻的中间层金属层400通过金属连接柱300连接。与所述顶层金属层200相邻的中间层金属层400还电路连接有金属连接柱300。
其中，各层金属层可以为铜、铝和金等单一金属，也可以为铜铝合金等金属合金，还可以采用单一金属镀金工艺。
请参考图7和图8，本实施例的焊盘结构，还包括覆盖所述顶层金属层200的周边区域、暴露所述顶层金属层200其它区域的钝化层600，所述顶层金属层200的暴露区域形成焊盘区。
本发明实施例一还提供一种半导体器件，包括上述的焊盘结构100。
本发明实施例一提供的顶层金属连接层100及其制作方法、焊盘结构和半导体器件，阵列分布的绝缘柱101是彼此相互独立的分立结构，而不是连接在一起。导电焊盘102为一体结构，并且导电焊盘102的总面积大于绝缘柱101的总面积，则在焊接时，焊球700的冲击力通过顶层金属层主要作用在较大面积的导电焊盘102上，从而降低了导电焊盘102产生裂纹的可能性，提高了制造的半导体器件的可靠性和电学性能。当某一区域的导电焊盘102存在裂纹缺陷并且延伸到绝缘柱101时，由于相邻的绝缘柱101之间彼此独立，因此不会通过绝缘柱101延伸出去，从而不会对后续工艺造成不利影响，即不会对焊盘结构的顶层金属层200及其上部结构造成裂纹的影响，也就是说，本发明克服了bhv焊盘结构100产生的裂纹缺陷。
本发明实施例一的顶层金属连接层100及其制作方法、焊盘结构和半导体器件，包括一体结构的导电焊盘102和阵列分布、彼此独立的绝缘柱101，并且导电焊盘102的总面积大于绝缘柱101的总面积，因此，在对顶层金属连接层100进行化学机械研磨工艺时，由于绝缘柱101与碱性的化学机械研磨液不发生化学反应，从而降低了导电焊盘102穿孔的可能性，则降低了焊盘结构中顶层金属层200等上部结构造成的凹坑的可能性，从而提高了制造的半导体器件的可靠性和电学性能。当某一区域的导电焊盘102与碱性的化学机械研磨液发生化学反应，导致导电焊盘102穿孔缺陷时，由于阵列分布的绝缘柱101是彼此独立的，并且绝缘柱101不与碱性的化学机械研磨液发生化学反应，则绝缘柱101对顶层金属层200及其上部结构起到了支撑的作用，从而克服焊盘结构中顶层金属层200等上部结构的凹坑缺陷，也就是说，本发明相对于shv焊盘结构100来说，克服了上述凹坑的缺陷。因此，本发明提高了制造的半导体器件的可靠性和电学性能。
实施例二
请参考图9，本发明实施例二提供一种焊盘结构，其是对实施例一的焊盘结构的改进，其区别在于，顶层金属连接层的设计，即相邻行或者相邻列的所述绝缘柱101交错分布。即焊盘结构包括交错阵列分布、彼此相互独立的绝缘柱101和一体结构的导电焊盘102形成的顶层金属连接层100。交错阵列分布，是指相邻行或者相邻列的绝缘柱101错开对齐的布局方式。
请参考图9，本发明实施例二还提供基于交错阵列分布的绝缘柱101的焊盘结构100的焊盘结构和半导体器件。
交错分布的绝缘柱101能够均衡作用在其上的支撑力，则形成在焊盘结构100之上的顶层金属层200在水平方向和垂直方向不会出现仅某一行或者仅某一列接触导电焊盘102或者仅接触绝缘柱101的情况，避免某一行或者某一列的导电焊盘102由于穿孔的缺陷，而导致一行或者一列出现相对于shv焊盘结构中较小的凹坑的问题。另外，绝缘柱101的交错分布，还能够使填充在交错分布的导电焊盘102也呈交错分布的布局方式，则导电焊盘102与顶层金属层200连接时，使其电学连接性能更加稳定，从而进一步提供了半导体器件的可靠性和电学性能。
本发明不限于上述具体实施方式，凡在本发明的保护范围之内所作出的各种变化和润饰，均在本发明的保护范围之内。