相变超晶格薄膜、相变存储器单元及其制备方法与流程

本发明属于半导体材料技术领域，具体涉及一种相变超晶格薄膜、相变存储器单元及其制备方法。

背景技术

存储器是目前半导体市场的重要组成部分，是信息技术的基石，无论是在生活中还是在国民经济中都发挥着重要的作用。信息量伴随着社会的发展急剧增加，高数据存储密度的存储器的研发成为存储器研究者的重要任务；其中，相变存储器单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为是最有可能取代目前闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。

相变存储器的基本原理是利用器件中存储材料在高电阻和低电阻之间的可逆转变来实现“1”和“0”的存储。通过利用电信号控制实现存储材料高电阻的连续变化可以实现多级存储，从而大幅提高存储器的信息存储能力。在相变存储器中，利用了相变材料在非晶和多晶之间的可逆转变来实现上述的电阻变化。常用的相变存储材料体系主要有ge-sb-te、si-sb-te、ag-in-sb-te等。特别是gst(ge-sb-te)已经广泛应用于相变光盘和相变存储器。但也存在如下问题：1、写操作速度慢，相变速度有待进一步提高；2、擦操作功耗高，不利于存储密度的提升，鉴于这些缺点，需要探索具有更好性能的存储材料。因此，现有技术有待改进。

技术实现要素：

本发明的目的在于克服现有技术的上述不足，提供一种相变超晶格薄膜、相变存储器单元及其制备方法，旨在解决现有相变存储器中的相变存储材料体系相变速度慢、功耗高和热稳定性差的技术问题。

为实现上述发明目的，本发明采用的技术方案如下：

本发明一方面提供一种相变超晶格薄膜，包括相变材料层和用于为所述相变材料层提供结晶模板的化合物层；其中，所述化合物层的化合物与所述相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％。

本发明另一方面提供一种相变存储器单元，包括底电极、顶电极和本发明的上述相变超晶格薄膜，所述相变超晶格薄膜设置在所述底电极和所述顶电极之间。

最后，本发明还提供一种相变存储器单元的制备方法，包括如下步骤：

提供衬底，所述衬底上制备有底电极；

在在所述衬底上沉积覆盖所述底电极的介质包覆材料，在所述底电极区域的垂直方向上刻蚀所述介质包覆材料得到暴露所述底电极的沉积孔，刻蚀后的所述介质包覆材料形成包覆层；

在所述沉积孔中依次沉积相变超晶格薄膜和顶电极；其中，所述相变超晶格薄膜包括相变材料层和用于为所述相变材料层提供结晶模板的化合物层；其中，所述化合物层的化合物与所述相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％。

本发明提供的相变超晶格薄膜中，化合物层为相变材料层提供结晶模板，因该化合物层的化合物与相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％，这样使得生长主导型的相变材料层的结晶速度大幅提升，而且因该化合物层化合物与相变材料层的化合物的晶格常数a相差不大于40％，进一步提高了相变超晶格薄膜结构整体的稳定性；该相变超晶格薄膜用于相变存储器单元中，可显著提高相变存储器单元的操作速度和稳定性，最终延长了器件的使用寿命。

本发明提供的相变存储器单元，在底电极和顶电极之间设置有本发明特有的相变超晶格薄膜，该相变超晶格薄膜中的化合物层为相变材料层提供结晶模板，因该化合物层的化合物与相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％，这样使得生长主导型的相变材料层的结晶速度大幅提升，进而提高相变存储器单元的操作速度，导致相变存储器具有皮秒级的擦写操作速度；同时，层叠设置的化合物层和相变材料层减少了相变活性区域面积，有利于降低功耗，而且该相变超晶格薄膜在高温下仍能保持超晶格结构的热稳定性，最终延长了器件的使用寿命。

本发明提供的相变存储器单元的制备方法可以与现有的cmos工艺兼容，而且得到的相变存储器单元中具有特有的相变超晶格薄膜，其可以提高相变存储器单元的操作速度，有利于降低功耗，提高超晶格结构整体的热稳定性，最终延长了器件的使用寿命。

附图说明

图1为本发明实施例1的限制型结构相变存储器单元结构示意图；

图2为本发明实施例2的t型结构的相变存储器单元结构示意图；

图3为基于gst相变材料的现有相变存储器单元的电学操作性能曲线图；

图4为本发明实施例1的基于相变超晶格薄膜结构的限制型结构相变存储器单元的电学操作性能曲线图。

具体实施方式

为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

一方面，本发明实施例提供了一种相变超晶格薄膜，包括相变材料层和用于为所述相变材料层提供结晶模板的化合物层；其中，所述化合物层的化合物与所述相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％。

本发明实施例提供的相变超晶格薄膜中，化合物层为相变材料层提供结晶模板，因该化合物层的化合物与相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％，这样使得生长主导型的相变材料层的结晶速度大幅提升，而且因该化合物层化合物与相变材料层的化合物的晶格常数a相差不大于40％，进一步提高了相变超晶格薄膜结构整体的稳定性；该相变超晶格薄膜用于相变存储器单元中，可显著提高相变存储器单元的操作速度和稳定性，最终延长了器件的使用寿命。

进一步地，本发明实施例的相变超晶格薄膜中，所述化合物层为mxte1-x层，所述相变材料层为sbyte1-y层；其中，m选自mn、ni、zn、zr、mo、rh、pd、cd、ir、pt中的任意一种，0＜x＜1，0＜y＜1。该mxte1-x层与sbyte1-y层的化合物具有相同的晶系，且晶格常数a相差不大于40％，即mxte1-x层中化合物的晶格常数a为sbyte1-y层中化合物的晶格常数a的60-140％之间，如果相差太大，不利于mxte1-x层为sbyte1-y层提供结晶模板以结晶速度提升，同时会导致结构不稳定，而低于40％的晶格常数a差异可以使非晶态sbyte1-y以邻近的晶态mxte1-x层为成核模板，获得更多的成核点，使sbyte1-y结晶速度更加显著提升，进而提高相变存储器的操作速度。同时，该mxte1-x与sbyte1-y之间的晶格常数a差异不利于声子散射，有利于提高加热效率，进而降低功耗。而且mxte1-x层具有较高的熔点，在高温下更能保持结构的稳定性，进一步提高了超晶格结构整体的热稳定性，

更进一步地，上述mxte1-x层和sbyte1-y层中：0.32≤x≤0.67，0.39≤y≤0.81。如sbte材料有：sb2te3、sb2te1、sb3te1、sb4te1等，sbyte1-y层可以为sb0.4te0.6层；mxte1-x层可以为pt0.4te0.6层、ir0.5te0.5层。

进一步地，本发明实施例的相变超晶格薄膜中，所述相变超晶格薄膜包括n层所述化合物层和n层所述相变材料层，且所述化合物层和所述相变材料层交替设置；其中，3≤n≤25。以n层mxte1-x层和n层sbyte1-y层为例，3≤n≤25。单层mxte1-x层与单层sbyte1-y层交替堆叠，更加减少了相变活性区域面积，进一步显著降低功耗；而且每层mxte1-x层把sbyte1-y层分割开来，削弱了反复相变过程中sbyte1-y的元素扩散作用，提高化学组分的稳定性，进一步提高了器件单元的循环操作次数，延长器件单元的寿命。所述mxte1-x层和所述sbyte1-y层交替设置的相变超晶格薄膜中，优选第一层mxte1-x层与最下面的衬底接触，然后一层sbyte1-y层，以此循环堆叠3-25个周期。循环堆叠后最终的相变超晶格薄膜的厚度为6-500nm，即所述相变超晶格薄膜中发生相变的相变区域的总厚度为6-500nm。每层所述化合物层的厚度为1-10nm；每层所述相变材料层的厚度为1-10nm；

另一方面，本发明实施提供一种相变存储器单元，该相变存储器单元包括底电极、顶电极和本发明实施例的上述相变超晶格薄膜，所述相变超晶格薄膜设置在所述底电极和所述顶电极之间

本发明实施例提供的相变存储器单元，在底电极和顶电极之间设置有本发明实施例特有的相变超晶格薄膜，该相变超晶格薄膜中的化合物层为相变材料层提供结晶模板，因该化合物层的化合物与相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％，这样使得生长主导型的相变材料层的结晶速度大幅提升，进而提高相变存储器单元的操作速度，导致相变存储器具有皮秒级的擦写操作速度；同时，层叠设置的化合物层和相变材料层减少了相变活性区域面积，有利于降低功耗，而且该相变超晶格薄膜在高温下仍能保持超晶格结构的热稳定性，最终延长了器件的使用寿命。

进一步地，所述相变存储器单元还包括衬底和介质包覆层，所述底电极设置在所述衬底上，所述介质包覆层包覆在所述底电极、相变超晶格薄膜和顶电极的外围。介质包覆层不与所述顶电极表面接触，所述介质包覆层的材料选自sio2或si3n4，优选si3n4。

进一步地，所述相变存储器单元中，所述底电极的材料选自al、w和tin中的任意一种；所述顶电极的材料选自al、w和tin中的任意一种。底电极和顶电极的厚度可以为50-200nm，优选为100nm。所述衬底可以为玻璃片或者氧化硅衬底。本发明实施例中，所述衬底优选为氧化硅衬底。

进一步地，本发明实施例提供的相变存储器单元为限制型结构相变存储器单元(如实施例1)或t型结构相变存储器单元(如实施例2)。

另一方面，本发明实施例还提供了一种相变存储器单元的制备方法，包括如下步骤：

s01：提供衬底，所述衬底上制备有底电极；

s02：在所述衬底上沉积覆盖所述底电极的介质包覆材料，在所述底电极区域的垂直方向上刻蚀所述介质包覆材料得到暴露所述底电极的沉积孔，刻蚀后的所述介质包覆材料形成包覆层；

s03：在所述沉积孔中依次沉积相变超晶格薄膜和顶电极；其中，所述相变超晶格薄膜包括相变材料层和用于为所述相变材料层提供结晶模板的化合物层；其中，所述化合物层的化合物与所述相变材料层的化合物具有相同的晶系，且晶格常数a相差不大于40％。

本发明实施例提供的相变存储器单元的制备方法可以与现有的cmos工艺兼容，而且得到的相变存储器单元中具有特有的相变超晶格薄膜，其可以提高相变存储器单元的操作速度，有利于降低功耗，提高超晶格结构整体的热稳定性，最终延长了器件的使用寿命。

进一步地，上述制备方法中的化合物层、相变材料层、底电极、顶电极和介质包覆层的优选方式上面已阐述，在此不再说明。其中，相变超晶格薄膜包括n层所述化合物层和n层所述相变材料层，且所述化合物层和所述相变材料层交替沉积；其中，3≤n≤25。即以单层mxte1-x层和单层sbyte1-y层先后垂直堆叠沉积，以此循环堆叠3-25个周期。

本发明先后进行过多次试验，现举一部分试验结果作为参考对发明进行进一步详细描述，下面结合具体实施例进行详细说明。

实施例1

一种限制型结构的相变存储器单元，如图1所示，其包括生长衬底、底电极103、介质包覆层104、相变超晶格薄膜102、以及顶电极101。

相变超晶格薄膜102形成于底电极103上，用于存储信息，是相变存储器单元内的核心部分。以图1为例，相变超晶格薄膜102结构包括第一mxte1-x层1(a)、位于第一mxte1-x层1(a)上的第一sbyte1-y层1(b)、位于第一sbyte1-y层1(b)上的第二mxte1-x层2(a)、位于第二mxte1-x层2(a)上的第二sbyte1-y层2(b)……以此类推，可以周期性重复该结构，直至符合需要的相变材料层的厚度。本实施例中，mxte1-x层为pt0.4te0.6层，厚度为5nm，sbyte1-y层为sb0.4te0.6层，厚度为6nm。mxte1-x层和sbyte1-y层的循环堆叠10个周期。mxte1-x层和sbyte1-y层的初始状态均可以为非晶态或经过加热处理后的晶态。

上述限制型结构的相变存储器单元的制备方法包括以下步骤：

首先，提供一制作有底电极103的生长衬底。在进行后续工艺之前，先对所述生长衬底进行清洗，可以去除所述生长衬底表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。底电极103为钨电极，厚度为100nm。

然后，在所述生长衬底表面沉积介质包覆层104。所述介质包覆层优选为si3n4。

接着，利用曝光-刻蚀工艺刻蚀所述介质包覆层104直至在所述介质包覆层104中形成暴露所述底电极103的沉积孔。

在本实施例中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀。所述沉积孔的孔径与所述底电极103的直径相等。所述沉积孔可以是孔径为100nm以下的小孔，当然，也可以是大于或等于100nm的通孔。在本实施例中，所述沉积孔的孔径为30-100nm，具体地，所述沉积孔的孔径为80nm。还有另一种实施方案为，所述沉积孔的孔径为20-60nm，具体为50nm。

最后，在所述沉积孔中依次沉积相变超晶格薄膜102和顶电极101，具体地，将上述获得的结构送入磁控溅射反应腔进行物理气相沉积，然后利用两靶溅射或合金靶溅射在形成所需的薄膜层。

作为示例，本实施例将pt靶的溅射功率设置为50瓦，te靶的溅射功率设置为15瓦，溅射速率设置为1nm/min，待本底真空低于1×10^-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层化合物层为pt0.4te0.6层，厚度为5nm。当然，在其他实施例中，还可以直接溅射pt0.4te0.6合金靶来生长pt0.4te0.6薄膜。获得化合物层pt0.4te0.6层后，在该薄膜上溅射单层相变材料层sb0.4te0.6层。

作为示例，本实施例将sb靶的溅射功率设置为35瓦，te靶的溅射功率设置为10瓦，溅射速率设置为2nm/min，待本底真空低于1×10^-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层相变材料层为sb0.4te0.6层，所述sb0.4te0.6层厚度为6nm。当然，在其他实施例中，还可以直接溅射sb0.4te0.6合金靶来生长sb0.4te0.6薄膜。

重复以上制备单层pt0.4te0.6层和单层sb0.4te0.6层的步骤，直至在沉积孔中溅射形成由pt0.4te0.6层和sb0.4te0.6层10个循环堆叠的相变超晶格薄膜结构。

所述顶电极的材料可以是al、w、tin或者其他导电材料，本实施例中所述顶电极为al材料，厚度100nm。需要说明的是，在制作顶电极之前，可以先在相变超晶格薄膜表面生长一层tin粘附电极，用来增加顶电极与相变超晶格薄膜之间的粘附性。

请参阅图3(gst，即ge-sb-te相变存储材料体系)和图4(mt/st，即mxte1-x层与sbyte1-y层交替堆叠形成的相变存储材料体系)，分别是基于现有gst相变材料的存储器单元和本实施例基于相变超晶格薄膜结构的相变存储器单元的电学操作性能曲线。经过对比可以看出，本实施例的相变存储器单元所施加的外部电压较小，相变速度更快。

实施例2

一种t型结构的相变存储器单元的结构，如图2所示：其包括生长衬底、底电极203、介质包覆层204、相变超晶格薄膜202、以及顶电极201。相变超晶格薄膜202包括第一mxte1-x层1(a)、位于第一mxte1-x层1(a)上的第一sbyte1-y层1(b)、位于第一sbyte1-y层1(b)上的第二mxte1-x层2(a)、位于第二mxte1-x层2(a)上的第二sbyte1-y层2(b)……以此类推，可以周期性重复该结构，直至符合需要的相变材料层的厚度本实施例中，mxte1-x层为ir0.5te0.5层，厚度为2nm，sbyte1-y层为sb0.4te0.6层，厚度为8nm。mxte1-x层和sbyte1-y层的循环堆叠8个周期。mxte1-x层和sbyte1-y层的初始状态均可以为非晶态或经过加热处理后的晶态。。

本实施例的相变存储器单元的制备方法包括以下步骤：

首先，提供一制作有底电极203的生长衬底。在进行后续工艺之前，先对所述生长衬底进行清洗，可以去除所述生长衬底表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。底电极203为钨电极，厚度为100nm。

在生长衬底上沉积相变超晶格薄膜202，接着，利用曝光-刻蚀工艺刻蚀所述相变超晶格薄膜202(刻蚀区域与底电极的垂直方向错开)，直至暴露出衬底203，以物理隔断不同底电极203顶部的相变超晶格薄膜202。

然后，在所述刻蚀好的相变超晶格薄膜202上沉积介质包覆层204，直至完全将相变超晶格薄膜202完全包覆。沉积的介质包覆层204的可以是sio2或si3n4。本实施例中，所述介质包覆层204优选为si3n4。

其后，利用曝光-刻蚀工艺刻蚀超相变晶格薄膜202顶部覆盖的介质包覆层204直至露出相变超晶格薄膜顶部，形成沉积孔，然后在沉积孔上沉积顶电极201。

在本实施例中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀。具体地，将上述获得的结构送入磁控溅射反应腔，然后利用两靶溅射或合金靶溅射在形成所需的薄膜层。

作为示例，本实施例将ir靶的溅射功率设置为30瓦，te靶的溅射功率设置为18瓦，溅射速率设置为1.5nm/min，待本底真空低于1×10^-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层化合物层为ir0.5te0.5层，厚度为2nm。当然，在其他实施例中，还可以直接溅射ir0.5te0.5合金靶来生长ir0.5te0.5薄膜。获得ir0.5te0.5层后，在该薄膜上溅射sb0.4te0.6层。

作为示例，本实施例将sb靶的溅射功率设置为28瓦，te靶的溅射功率设置为8瓦，溅射速率设置为1.5nm/min，待本底真空低于1×10^-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层相变材料层为sb0.4te0.6层，所述sb0.4te0.6层厚度为8nm。当然，在其他实施例中，还可以直接溅射sb0.4te0.6合金靶来生长sb0.4te0.6薄膜。

重复以上制备单层ir0.5te0.5层和单层sb0.4te0.6层的步骤，直至在沉积孔中溅射形成8个由ir0.5te0.5层和sb0.4te0.6层循环堆叠的相变超晶格薄膜结构。

所述顶电极201的材料可以是al、w、tin或者其他导电材料，本实施例中所述顶电极201为al材料，厚度为100nm。需要说明的是，在制作顶电极之前，可以先在所述相变超晶格薄膜表面生长一层tin粘附电极，用来增加顶电极与相变超晶格薄膜之间的粘附性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。