半导体器件的制造方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制造方法。

背景技术：

传统的光刻技术受到光刻胶和工艺的限制，过于小而高的光刻胶很容易坍塌、堆叠或者粘着力不够，制作小尺寸半导体器件有一定的难度。

对于小尺寸半导体器件，如mtj器件、pram或者pcram等，一般尺寸在60nm以下，而一般的光刻机和光刻胶形貌的限制使得很难做出60nm以下的半导体器件。因此传统方案在图形化过程中只能采用规格较高的光刻机，如浸润式光刻机，造成制造成本偏高。

技术实现要素：

针对现有技术的缺陷，本发明提供一种半导体器件的制造方法，能够节约小尺寸器件的制造成本。

本发明提供一种半导体器件的制造方法，包括：

提供衬底，所述衬底具有形成在其上的待刻蚀材料层，所述待刻蚀材料层上方覆盖有第一硬掩膜层，所述第一硬掩膜层上方具有牺牲层；

在所述牺牲层中进行刻蚀形成开口，直至暴露出所述第一硬掩膜层；

在所述开口内回填绝缘介质，形成绝缘层；

进行无掩膜刻蚀，将所述绝缘层刻蚀掉，直至暴露出所述第一硬掩膜层；

在所述开口内回填金属直至填充满所述开口，形成第二硬掩膜层；

进行cmp剖光，使表面平整；

采用湿法腐蚀的方法去除所述牺牲层；

使用所述第二硬掩膜层作为硬掩膜，对所述第一硬掩膜层进行刻蚀；

使用所述第一硬掩膜层作为硬掩膜，对所述待刻蚀材料层进行刻蚀。

可选地，所述第一硬掩膜层的材料为金属ta。

可选地，所述牺牲层的材料为sio2。

可选地，相对于所述衬底的主表面的法线，所述开口的侧壁具有0°至2°的角度。

可选地，回填的绝缘介质为sio2或者sin，所述绝缘层的厚度为

可选地，回填的金属为ta或者w。

可选地，进行cmp剖光时，磨掉的厚度为

可选地，湿法腐蚀使用的腐蚀剂包括hf或者boe。

可选地，所述待刻蚀材料层包括mtj堆叠层、pram或者pcram。

本发明提供的半导体器件的制造方法，采用孔填充的方法，在第一硬掩膜层的上方形成第二硬掩膜层，先使用第二硬掩膜层作为硬掩膜对第一硬掩膜层进行刻蚀，再使用第一硬掩膜层作为硬掩膜对待刻蚀材料层进行刻蚀，由于一般光刻机对小尺寸孔的图形化能力要好于对点阵的图形化能力，通过本发明的半导体器件的制造方法，使用一般的光刻机(193nm以上)就可以做出小尺寸半导体器件的图形方案，得到小尺寸的半导体器件，节约了制造成本。

附图说明

图1为本发明的一种半导体器件的制造方法的流程示意图；

图2-图10分别示出了根据本发明实施例的方法制造半导体器件的各个中间阶段；

图11为本发明实施例中的开口角度的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种半导体器件的制造方法，如图1所示，所述方法包括：

s101、提供衬底，衬底具有形成在其上的待刻蚀材料层，待刻蚀材料层上方覆盖有第一硬掩膜层，第一硬掩膜层上方具有牺牲层；

s102、在牺牲层中进行刻蚀形成开口，直至暴露出第一硬掩膜层；

s103、在开口内回填绝缘介质，形成绝缘层；

s104、进行无掩膜刻蚀，将绝缘层刻蚀掉，直至暴露出第一硬掩膜层；

s105、在开口内回填金属直至填充满开口，形成第二硬掩膜层；

s106、进行cmp剖光，使表面平整；

s107、采用湿法腐蚀的方法去除牺牲层；

s108、使用第二硬掩膜层作为硬掩膜，对第一硬掩膜层进行刻蚀；

s109、使用第一硬掩膜层作为硬掩膜，对待刻蚀材料层进行刻蚀。

为了更加清楚，参考图2至图10，具体示出了根据本发明实施例的方法制造半导体器件的各个中间阶段。首先如图2，示出了形成在衬底上的待刻蚀材料层201，待刻蚀材料层上方覆盖有第一硬掩膜层202，第一硬掩膜层202上方具有牺牲层203。第一硬掩膜层202的材料可以为金属ta，厚度一般取牺牲层203可以采用sio2氧化层，厚度一般取图2中，第一硬掩膜层202厚度为牺牲层203厚度为

如图3所示，在牺牲层203中进行刻蚀形成开口204，直至暴露出第一硬掩膜层202。本发明实施例以90°直角开口为例进行说明。

进一步地，如图4所示，在开口204内回填绝缘介质，形成绝缘层205。回填的绝缘介质可以和牺牲层材料相同或者不同，可以为sio2或者sin，绝缘层205的厚度一般取图4中为

接着，如图5所示，进行无掩膜刻蚀(blanketetch)，将绝缘层205刻蚀掉，直至暴露出第一硬掩膜层202，此时牺牲层203的厚度为

之后，在开口204内回填金属直至填充满开口204，回填的金属可以选择ta或者w，如图6所示，回填的金属形成第二硬掩膜层206。

再进行cmp剖光，使表面平整。进行cmp剖光时，磨掉的厚度为剖光后如图7所示，图7中磨掉

剖光之后，需要进行牺牲层203的去除。采用湿法腐蚀的方法去除牺牲层203，具有高选择比，使用的腐蚀剂包括hf或者boe等。去除牺牲层203后如图8所示。

接下来，使用第二硬掩膜层206作为硬掩膜，对第一硬掩膜层202进行刻蚀，使用自对准刻蚀方法，刻蚀后如图9所示。再使用第一硬掩膜层202作为硬掩膜，对待刻蚀材料层201进行刻蚀，使用自对准刻蚀方法，刻蚀后如图10所示，也就形成了小尺寸半导体器件。

本发明实施例提供的半导体器件的制造方法，采用孔填充的方法，在第一硬掩膜层的上方形成第二硬掩膜层，先使用第二硬掩膜层作为硬掩膜对第一硬掩膜层进行刻蚀，再使用第一硬掩膜层作为硬掩膜对待刻蚀材料层进行刻蚀，从而得到小尺寸的半导体器件。通过本发明的半导体器件的制造方法，使用一般的光刻机(193nm以上)就可以做出小尺寸半导体器件的图形方案，得到小尺寸的半导体器件，节约了制造成本。

需要说明的是，实际制造过程中，形成的开口相对于衬底的主表面的法线，其侧壁可以具有0°至2°的角度，如图11中的α角，即图11中的β角为88°至90°。

另外，本发明实施例的半导体器件的制造方法适用于制造mtj器件、pram或者pcram等半导体器件，对应的待刻蚀材料层依次为mtj堆叠层、pram或者pcram。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。