相变薄膜结构、相变存储单元及其制备方法及相变存储器与流程

本发明属于相变存储技术领域，特别是涉及一种相变薄膜结构、相变存储单元及其制备方法及相变存储器。

背景技术：

传统的多态存储技术所采用的方法是通过对处于reset态的pcram(相变随机存储器)施加不同数目的编程脉冲，而获得不同阻值的电阻状态。其基本原理是相变材料的晶粒生长是一个连续渐变的过程，编程脉冲的数目可以控制pcram中相变材料晶化的比例。但基于晶化比例的不同实现的多值存储，存在着显而易见的缺点，其只有高阻态和低阻态是两个稳定的状态，表现为两个平缓的“台阶”，介于高阻态和低阻态之间没有平缓的停留“台阶”，这就使得中间状态的阻值波动比较大，轻微的影响就可能使阻值发生较大的改变，从而降低了抗噪声的容限，增加了电路设计以及校验纠错的复杂程度，因此对数据读取的可靠性也造成挑战，无法实现多态存储。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变薄膜结构、相变存储单元及其制备方法及相变存储器，用于解决现有技术中相变材料只有高阻态和低阻态两个稳定的状态，高阻态和低阻态之间没有平缓的停留“台阶”，使得阻值发生较大的改变，从而降低了抗噪声的容限，增加了电路设计以及校验纠错的复杂程度，可靠性较差，无法实现多态存储等问题。

为实现上述目的及其他相关目的，本发明提供一种相变薄膜结构，所述相变薄膜结构包括：

cr层；

gexte100-x层，其中，0＜x＜100；

所述cr层与所述gexte100-x层依次交替叠置。

可选地，所述cr层的厚度包括0.1nm～10nm；所述gexte100-x层的厚度包括1nm～20nm。

可选地，所述相变薄膜结构在电脉冲作用下存在三个稳定的电阻态。

可选地，在外部能量的作用下，所述相变薄膜结构中的所述gexte100-x层发生由非晶态到多晶态的相变，且伴随产生可逆的高阻态与低阻态的转变；所述gexte100-x层由非晶态到多晶态相变的相变温度包括170℃～260℃，且与所述gexte100-x层中ge的原子百分含量相关。

可选地，在大于所述gexte100-x层的晶化温度时，随着温度的升高，所述cr层与所述gexte100-x层的界面处生成cr2ge2te6层，并伴随可逆的低阻态到高阻态的转变，所述cr2ge2te6层由非晶态到多晶态相变的相变温度小于300℃。

本发明还提供一种相变薄膜结构的制备方法，采用溅射法、蒸发法、化学气相沉积法、等离子增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法及原子层沉积法中任意一种制备如上述任一方案中所述的相变薄膜结构。

可选地，采用磁控溅射法制备如上述任一方案中所述的相变薄膜结构的方法包括：在氩气环境下，基于cr靶材和ge-te靶材于衬底上交替溅射制备所述相变薄膜结构。

可选地，采用磁控溅射法制备如上述任一方案中所述的相变薄膜结构的方法包括：在氩气环境下，基于cr靶材、ge靶材及te靶材于衬底上交替溅射制备所述相变薄膜结构。

可选地，溅射过程中，溅射背景真空度高于4×10^-4pa，溅射功率包括5w～100w，所述氩气的气体流量包括10sccm～50sccm，溅射气压包括0.2pa～0.6pa。

可选地，上述各靶材的纯度大于99.999％，氩气的纯度大于99.999％。

本发明还提供一种相变存储单元，所述相变存储单元包括：

如上述任一方案中所述的相变薄膜结构；

下电极层，位于所述相变薄膜结构的下方；

上电极层，位于所述相变薄膜结构的上表面。

可选地，所述相变存储单元还包括：

衬底，所述下电极层位于所述衬底的下表面；

介质层，所述介质层位于所述衬底的上表面，所述介质层内形成有通孔，所述通孔暴露出部分所述衬底的上表面；所述相变薄膜结构位于所述通孔内且位于所述衬底的上表面，所述上电极层位于所述通孔内且位于所述相变薄膜结构的上表面。

本发明还提供一种相变存储单元的制备方法，所述制备方法包括：

提供衬底，所述衬底的下表面形成有下电极层；

于所述衬底的上表面形成介质层；

于所述介质层内形成通孔，所述通孔暴露出部分所述衬底的上表面；

于所述通孔内形成如上述任一方案中所述的相变薄膜结构；

于所述通孔内形成上电极层，所述上电极层位于所述相变薄膜结构的上表面。

本发明还提供一种相变存储器，所述相变存储器包括至少一如上述任一方案中所述的相变存储单元。

如上所述，本发明的相变薄膜结构、相变存储单元及其制备方法及相变存储器具有如下有益效果：本发明的相变薄膜结构在升温过程中能够连续发生两次相变，在升温初期所述gexte100-x层由非晶态到多晶态相变，并伴随产生可逆的高阻态与低阻态的转变；继续升温，所述cr层与所述gexte100-x层的界面处生成cr2ge2te6层，即在高温诱导下部分cr通过界面扩散作用进入所述gexte100-x层取代所述gexte100-x层中的部分ge元素，并伴随可逆的低阻态到高阻态的转变；温度继续升高则能够回到高阻态的gexte100-x非晶态；所述gexte100-x层在晶态为低阻态，非晶态为高阻态，所述cr2ge2te6层晶态为高阻态，非晶态为低阻态，所述相变薄膜结构在相变过程中可以出现多次稳定“台阶状”的相变过程；此外，所述相变薄膜结构仍然具有超晶格结构的部分优点，能够调控cr2ge2te6层的性能；本发明所提供的所述相变薄膜结构可应用于相变存储器中，具有界面可控、生长过程可控、结晶温度可调、晶态电阻以及多态存储等特点。

附图说明

图1及图2显示为本发明实施例一提供的一种相变薄膜结构的截面结构示意图。

图3显示为50nm厚度的ge40te60与本发明实施例一中提供的不同的相变薄膜结构[cr(1nm)/ge40te60(9nm)]5,[cr(2nm)/ge40te60(8nm)/]5和[cr(3nm)/ge40te60(7nm)]5温度与电阻的变化关系图。。

图4显示为50nm厚度的ge40te60与本发明实施例一中提供的不同的相变薄膜结构[cr(1nm)/ge40te60(9nm)]5,[cr(2nm)/ge40te60(8nm)/]5和[cr(3nm)/ge40te60(7nm)]5在280℃退火后的x射线衍射图谱。

图5显示为50nm厚度的ge40te60与本发明实施例一中提供的不同的相变薄膜结构[cr(1nm)/ge40te60(9nm)]5,[cr(2nm)/ge40te60(8nm)/]5和[cr(3nm)/ge40te60(7nm)]5在360℃退火后的x射线衍射图谱。

图6显示为基于[cr(2nm)/ge40te60(8nm)]5的相变存储器单元的电阻-电压的关系，其中脉冲宽度为50ns。

图7显示为本发明实施例二中提供的相变存储单元的制备方法的流程图。

图8至图12显示为本发明实施例二中提供的相变存储单元的制备方法中各步骤所得结构的截面结构示意图。

元件标号说明

1相变薄膜结构

11cr层

12gexte100-x层

13cr2ge2te6层

2下电极层

3上电极层

4衬底

5介质层

51通孔

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图1所示，本发明提供一种相变薄膜结构1，所述相变薄膜结构1包括：

cr层11；

gexte100-x层12，其中，x为所述gexte100-x层12中ge的原子百分比，0＜x＜100；

所述cr层11与所述gexte100-x层12依次交替叠置。

作为示例，所述相变薄膜结构1中一层所述cr层11与与其相临近的一层所述gexte100-x层12称为一个交替叠置的周期，所述相变薄膜结构1中所述cr层11与所述gexte100-x层12交替叠置的周期数可以根据实际需要进行设置，譬如，所述相变薄膜结构1中所述cr层11与所述gexte100-x层12交替叠置的周期数可以包括但不仅限于1个～30个。

作为示例，所述相变薄膜结构1中，所述cr层11与所述gexte100-x层12依次交替叠置使得所述相变薄膜结构1呈类超晶格结构。

作为示例，所述相变薄膜结构1的表达式可以表示为[cr(anm)/gexte1-x(bnm)]y(0<x<100)，其中，a表示所述cr层11的厚度，nm为厚度单位纳米，b表示所述gexte100-x层12的厚度，y表示所述相变薄膜结构1中所述cr层11与所述gexte100-x层12交替叠置的周期数，y为大于等于1的整数。

作为示例，所述cr层11的厚度可以与所述gexte100-x层12的厚度不同。

作为示例，所述cr层11的厚度可以根据实际需要进行设定，优选地本实施例中，所述cr层11的厚度可以包括0.1nm～10nm；所述gexte100-x层12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述gexte100-x层12的厚度可以包括1nm～20nm。

作为示例，在外部能量(或升温)的作用下，所述相变薄膜结构1中的所述gexte100-x层12发生由非晶态到多晶态的相变，且伴随产生可逆的高阻态与低阻态的转变；所述gexte100-x层12由非晶态到多晶态相变的相变温度包括170℃～260℃，且与所述gexte100-x层12中ge的原子百分含量相关。在大于所述gexte100-x层12的晶化温度时，随着温度的升高，所述cr层11与所述gexte100-x层12的界面处生成cr2ge2te6层12，如图2所示，即在高温诱导下部分cr通过界面扩散作用进入所述gexte100-x层12取代所述gexte100-x层12中的部分ge元素，从而在可调截面形成稳定的所述gexte100-x层12，并伴随可逆的低阻态到高阻态的转变，所述cr2ge2te6层12由非晶态到多晶态相变的相变温度小于300℃。

作为示例，在改变所述cr层11与所述gexte100-x层12厚度比的情况下，所述相变薄膜结构1在电脉冲作用下存在三个稳定的电阻态，包括初始非晶态、中间态(所述gexte100-x层12的晶化)及晶态(所述cr2ge2te6层的晶化)。

另外，本发明还提供一种相变薄膜结构的制备方法，所述相变薄膜结构的制备方法用于制备如上述相变薄膜结构1，具体的，可以采用溅射法、蒸发法、化学气相沉积法、等离子增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法及原子层沉积法中任意一种制备如上述任一项方案所述的相变薄膜结构1。

具体的，所述相变薄膜结构的制备工艺可以采用上述任意一种方式制备，依据实际进行选择，如溅射法可以是磁控溅射法，蒸发法可以是电子束蒸发法，上述工艺制备所述相变薄膜结构材料层的方式为本领域技术人员熟知，在此不再赘述。

在一示例中，采用磁控溅射法制备如上述任一方案中所述的相变薄膜结构1的方法包括：在氩气(ar)环境下，基于cr靶材和ge-te靶材于衬底(譬如，sio2/si衬底)上交替溅射制备所述相变薄膜结构1；其中，所述cr靶材用于形成所述cr层11，所述ge-te靶材用于形成所述gexte100-x层12。所述ge-te靶材中，ge、te的原子比可以为1:1，可以不是1:1。

在该示例中，所述cr靶材及所述ge-te靶材的纯度大于99.999％(原子百分比)，氩气的纯度大于99.999％(体积百分比)；在该示例中，溅射过程中，溅射背景真空度高于4×10^-4pa，所述cr靶材的溅射功率及所述ge-te靶材的溅射功率包括5w～100w，所述氩气的气体流量包括10sccm～50sccm，溅射气压包括0.2pa～0.6pa。所述ge-te靶材的溅射功率与所述gexte100-x层12中ge与te的原子比密切相关。

在另一示例中，采用磁控溅射法制备如上述任一方案中所述的相变薄膜结构1的方法包括：在氩气环境下，基于cr靶材、ge靶材及te靶材于衬底上交替溅射制备所述相变薄膜结构。

在该示例中，所述cr靶材、所述ge靶材及所述te靶材的纯度大于99.999％(原子百分比)，氩气的纯度大于99.999％(体积百分比)；在该示例中，溅射过程中，溅射背景真空度高于4×10^-4pa，所述cr靶材的溅射功率包括5w～100w，所述ge靶材的溅射功率及所述te靶材共溅射的溅射功率包括5w～100w，所述氩气的气体流量包括10sccm～50sccm，溅射气压包括0.2pa～0.6pa。所述ge靶材与所述te靶材共溅射的溅射功率与所述gexte100-x层12中ge与te的原子比密切相关。

下面以具体的示例对本发明的相变薄膜结构及其制备方法进行详细的阐述。

示例1

在该示例中，所述相变薄膜结构1中的所述gexte100-x层12中，x＝40，所述cr层11的厚度为1nm，所述gexte100-x层12的厚度为9nm，所述相变薄膜结构1中所述cr层11与所述gexte100-x层12交替叠置的周期数为5，此时，所述相变薄膜结构1的表达式可以表示为[cr(1nm)/ge40te60(9nm)]5。

该示例中的所述相变薄膜结构1的具体制备方法包括以下步骤：

1)基片(所述衬底)准备。

选取尺寸为5mm*5mm的sio2/si(100)基片，先在超声波清洗机中将所述基片在丙酮(纯度为99％以上)中超声清洗3～5分钟，洗毕取出用去离子水冲洗；接着在超声清洗机中将所述基片在乙醇(纯度在99％以上)中超声清洗3-5分钟，洗毕取出用去离子水冲洗，冲洗干净后用高纯n2吹干表面和背面；吹干后的基片送入烘箱中烘干水汽，烘干后的基片待用，其中烘箱温度设置为120℃，烘干时间20分钟。

2)磁控溅射的准备：

在磁控溅射镀膜系统中，将步骤1)洗净的待溅射的所述基片放置在基托上，将cr靶材和ge-te合金靶材作为溅射靶材分别安装在磁控射频(rf)溅射靶中，并将磁控溅射镀膜系统的溅射腔室进行抽真空直至所述溅射腔室内真空度高于4×10^-4pa(本实施例中优选为3×10^-4pa)。

使用高纯氩气(体积百分比达到99.999％)设定ar气流量为10～50sccm(标准毫升每分钟)(本实施例中优选为30sccm)，并将溅射气压调节至0.2～0.6pa(本实施例中优选为0.55pa)。

设定射频电源的溅射功率为5w～100w(本实施例中优选为均为30w)。

3)磁控溅射制备复合相变薄膜结构1[cr(1nm)/ge40te60(9nm)]5：

首先清洁所述cr靶材和所述ge-te靶材表面；将空基托旋转到cr靶位，打开cr靶位上的直流电源，设定溅射时间500s，开始对所述cr靶材表面进行预溅射，清洁所述cr靶材表面；所述cr靶材表面清洁完毕后，不关闭cr靶位上的直流电源直接将空基托旋转到ge-te靶位，开启ge-te靶位上的射频电源，设定溅射时间500s，开始对所述ge-te靶材表面进行溅射，清洁所述ge-te靶材表面，所述ge-te靶材表面清洁完毕后，将待溅射的所述基片旋转到cr靶位。

然后开始溅射第一组cr/ge40te60复合薄膜单元的所述cr层11：溅射时所述cr层11的溅射速率为0.37nm/s，溅射时间3s，溅射结束后得到1nm厚度的所述cr层11。

第一层所述cr层11完成后，将已经溅射了所述cr层11的基片旋转到ge-te靶位，设定ge40te60层溅射速率为0.4nm/s，溅射时间23s，溅射结束后得到9nm厚度的ge40te60层。在已经溅射了一层所述cr层11和一层所述ge40te60层的基片上重复上述溅射所述cr层11和所述ge40te60层的操作4次，即得到[cr(1nm)/ge40te60(9nm)]5复合相变薄膜材料。

示例2

该示例中所述相变薄膜结构1的表达式可以为[cr(2nm)/ge40te60(8nm)]5制备方法其余与示例1相同，不同之处在于：步骤3)磁控溅射制备[cr(2nm)/ge40te60(8nm)]5多层复合薄膜时，每一层所述cr层11的溅射时间为6s，每一层所述ge40te60薄膜的溅射时间为20s。

示例3

该示例中所述相变薄膜结构1的表达式可以为[cr(3nm)/ge40te60(7nm)]5制备方法其余与示例1相同，不同之处在于：步骤3)磁控溅射制备[cr(3nm)/ge40te60(7nm)]5多层复合薄膜时，每一层所述cr层11的溅射时间为9s，每一层所述ge40te60层的溅射时间为17s。

为了了解本发明的所述相变薄膜结构1的性能，对示例1至示例3制备的所述相变薄膜结构1进行了测试，测试结果如图3至图6所示。

如图3所示，图3为[cr(1nm)/ge40te60(9nm)]5(图3中简写为cr(1nm)/gt(9nm))、[cr(2nm)/ge40te60(8nm)/]5(图3中简写为cr(2nm)/gt(8nm))、[cr(3nm)/ge40te60(7nm)]5(图3中简写为cr(3nm)/gt(7nm))测试了在10℃/min升温速率下(包括降温)的温度与电阻关系，作为对比50nm厚的ge40te60(图3中简写为gt)电阻温度关系同样给出，见图1。由图1可以很明显的看到首先在较低温度下ge40te60的非晶-晶态的转变(伴随着高阻到低阻的转变)，随后发生晶态cr2ge2te6的非晶、晶态的转变(伴随着低阻到高阻的转变)。此外，随着纳米薄膜厚度的改变，ge40te60的晶化温度与cr2ge2te6的晶化温度明显改变，显示出超晶格结构对相变温度的影响。

如图4所示，图4为[cr(1nm)/ge40te60(9nm)]5(图4中简写为cr(1nm)/gt(9nm))、[cr(2nm)/ge40te60(8nm)]5(图4中简写为cr(2nm)/gt(8nm))、[cr(3nm)/ge40te60(7nm)]5(图4中简写为cr(3nm)/gt(7nm))纳米复合多层薄膜样品在270℃退火10分钟之后进行x射线衍射测量，作为对比50nm厚的ge40te60(图4中简写gt)衍射图谱同样给出，晶面(0006)指数代表cr2ge2te6相。可以很明显的看到随着厚度的变化，x射线衍射图谱发生较为明显的改变，在270℃退火时样品出现了较为明显的cr2ge2te6特征峰，表明cr2ge2te6相的产生。

如图5所示，图5为[cr(1nm)/ge40te60(9nm)]5(图5中简写为cr(1nm)/gt(9nm))、[cr(2nm)/ge40te60(8nm)]5(图5中简写为cr(2nm)/gt(8nm))、[cr(3nm)/ge40te60(7nm)]5(图5中简写为cr(3nm)/gt(7nm))纳米复合多层薄膜样品在360℃退火10分钟之后进行x射线衍射测量，作为对比50nm厚的ge40te60(图5中简写gt)衍射图谱同样给出，晶面(0006)指数代表cr2ge2te6相。可以很明显的看到随着厚度的变化，x射线衍射图谱发生较为明显的改变，在360℃退火时样品出现了较为明显的cr2ge2te6特征峰，表明cr2ge2te6相的产生。

如图6所示，图6为基于[cr(2nm)/ge40te60(8nm)]5的相变存储器单元的电阻-电压的关系，其中脉冲宽度为50ns。由图6可以很明显的看到体系表现出稳定可逆的三态存储特性。

本发明的相变薄膜结构1在升温过程中能够连续发生两次相变，在升温初期所述gexte100-x层12由非晶态到多晶态相变，并伴随产生可逆的高阻态与低阻态的转变；继续升温，所述cr层11与所述gexte100-x层12的界面处生成cr2ge2te6层13，即在高温诱导下部分cr通过界面扩散作用进入所述gexte100-x层12取代所述gexte100-x层12中的部分ge元素，并伴随可逆的低阻态到高阻态的转变；温度继续升高则能够回到高阻态的gexte100-x非晶态。此外，所述相变薄膜结构1仍然具有超晶格结构的部分优点，能够调控所述cr2ge2te6层13的性能(譬如，热导及电导等)；本发明所提供的相变薄膜结构1可应用于相变存储器中，具有界面可控、生长过程可控、结晶温度可调、晶态电阻以及多态存储等特点。本发明所述的相变薄膜结构1可以应用于自旋电子学、纳米电子学器件以及相变存储器中。

实施例二

如图7所示，本发明还提供一种相变存储单元的制备方法，所述相变存储单元的制备方法包括如下步骤：

1)提供衬底，所述衬底的下表面形成有下电极层；

2)于所述衬底的上表面形成介质层；

3)于所述介质层内形成通孔，所述通孔暴露出部分所述衬底的上表面；

4)于所述通孔内形成如实施例一中所述的相变薄膜结构；

5)于所述通孔内形成上电极层，所述上电极层位于所述相变薄膜结构的上表面。

在步骤1)中，请参阅图7中的s1步骤及图8，提供衬底4，所述衬底4的下表面形成有下电极层2。

作为示例，所述衬底4可以包括生长制备所述相变薄膜结构1的衬底，如sio2/si衬底。

作为示例，所述下电极层2的材料可以包括但不仅限于al、w及tin中的至少一种；所述下电极层2的制备工艺可以化学气相沉积等本领域技术人员熟知工艺。

在步骤2)中，请参阅图7中的s2步骤及图9，于所述衬底4的上表面形成介质层5。

作为示例，所述介质层5的材料可以包括但不仅限于sio2及si3n4中的至少一种；所述介质层5的制备工艺可以化学气相沉积等本领域技术人员熟知工艺。

在步骤3)中，请参阅图7中的s3步骤及图10，于所述介质层5内形成通孔51，所述通孔51暴露出部分所述衬底4的上表面。

作为示例，可以采用光刻刻蚀工艺刻蚀所述介质层5，以于所述介质层5内形成所述通孔51。所述通孔51沿所述介质层5的厚度方向贯穿所述介质层5。所述通孔51的位置、形状及尺寸可以根据实际需要进行设定，此处不做限定。

在步骤4)中，请参阅图7中的s4步骤及图11，于所述通孔51内形成如实施例一中所述的相变薄膜结构1。

作为示例，可以采用实施例一中所述的相变薄膜结构的制备方法制备所述相变薄膜结构1。所述相变薄膜结构1的制备方法具体请参阅实施例一，此处不再累述。

在步骤5)中，请参阅图7中的s5步骤及图12，于所述通孔51内形成上电极层3，所述上电极层3位于所述相变薄膜结构1的上表面。

作为示例，所述上电极层3的材料可以包括al、w及tin中的至少一种；所述上电极层3的制备工艺可以化学气相沉积等本领域技术人员熟知工艺。

请继续参阅图12，本发明还提供一种相变存储单元，所述相变存储单元包括：如实施例一中所述的相变薄膜结构1；下电极层2，所述下电极层2位于所述相变薄膜结构1的下方；上电极层3，所述上电极层3位于所述相变薄膜结构1的上表面。

作为示例，所述下电极层2的材料可以包括但不仅限于al、w及tin中的至少一种；所述上电极层3的材料可以包括al、w及tin中的至少一种。

作为示例，所述相变存储单元还包括：衬底4，所述下电极层2位于所述衬底4的下表面；介质层5，所述介质层5位于所述衬底4的上表面，所述介质层5内形成有通孔51，所述通孔51暴露出部分所述衬底4的上表面；所述相变薄膜结构1位于所述通孔51内且位于所述衬底4的上表面，所述上电极层3位于所述通孔51内且位于所述相变薄膜结构1的上表面。

作为示例，所述衬底4可以包括生长制备所述相变薄膜结构1的衬底，如sio2/si衬底。

作为示例，所述介质层5的材料可以包括但不仅限于sio2及si3n4中的至少一种。

实施例三

请结合图12，本发明还提供一种相变存储器，所述相变存储器包括如实施例二中所述的相变存储单元；所述相变存储单元的具体结构请参阅实施例二，此处不再累述。其中，所述相变存储单元在所述相变存储器中的连接方式均可采用现有的设置方式，是本领域技术人员可以知晓的，本发明的相变存储器在于基于包含所述相变薄膜结构的相变存储单元进行工作，其工作方式可采用现有的相变存储器的工作方式。

综上所述，本发明提供一种相变薄膜结构、相变存储单元及其制备方法及相变存储器，所述相变薄膜结构包括：cr层；gexte100-x层，其中，0＜x＜100；所述cr层与所述gexte100-x层依次交替叠置。本发明的相变薄膜结构在升温过程中能够连续发生两次相变，在升温初期所述gexte100-x层由非晶态到多晶态相变，并伴随产生可逆的高阻态与低阻态的转变；继续升温，所述cr层与所述gexte100-x层的界面处生成cr2ge2te6层，即在高温诱导下部分cr通过界面扩散作用进入所述gexte100-x层取代所述gexte100-x层中的部分ge元素，并伴随可逆的低阻态到高阻态的转变；温度继续升高则能够回到高阻态的gexte100-x非晶态；所述gexte100-x层在晶态为低阻态，非晶态为高阻态，所述cr2ge2te6层晶态为高阻态，非晶态为低阻态，所述相变薄膜结构在相变过程中可以出现多次稳定“台阶状”的相变过程；此外，所述相变薄膜结构仍然具有超晶格结构的部分优点，能够调控cr2ge2te6层的性能；本发明所提供的所述相变薄膜结构可应用于相变存储器中，具有界面可控、生长过程可控、结晶温度可调、晶态电阻以及多态存储等特点。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。