一种叠层电感的制作方法及制得的器件与流程

本发明涉及集成电感制作领域，尤其涉及一种叠层电感的制作方法及制得的器件。

背景技术：

现有技术中，大多采用平面结构的集成电感，由于这种集成电感制作于衬底平行的平面上，在高频条件下，衬底中会形成涡旋电流(eddycurrent)，涡旋电流的方向与电感线圈中的电流方向相反，这将导致电感线圈的磁通量减少，额外的能量损失较大并使得整个电感的q值下降。另外现有技术中，集成电感由于集成电路的制程与材料的限制，很难同时达到高电感值和高品质因数q值。现有的技术的电感制备过程为：第一，首先衬底进行电感主体金属的蒸镀(第一金属)，同时将电感主体两端引出；第二，在电感主体金属蒸镀完成的情况下，进行保护层的覆盖；第三，在步骤二基础上进行平坦化工艺。第四，进行第二金属的沉积工艺，第二金属将延着平坦化层材质的轮廓路径将各段独立的第一金属层连接起来。

技术实现要素：

为此，需要提供一种叠层电感的制作方法及制得的器件，解决现有技术制得的电感品质因素不佳、电感值低的问题。

为实现上述目的，发明人提供了一种叠层电感的制作方法，包括如下步骤：

在外延片表面沉积源级和漏级金属；

涂布第一光阻，进行增强型栅极底部及电感第一金属层底部光刻工艺；

涂布第二光阻，进行增强型栅极顶部及电感第一金属层顶部光刻工艺；

沉积金属，形成增强型栅极和电感第一金属层；

对增强型栅极和电感第一金属层进行钝化工艺，形成第一钝化层；

对耗尽型栅极及与电感第二金属层连接处的氮化物的第一钝化层进行蚀刻开口；

涂布第三光阻，进行耗尽型栅极及电感第二金属层光刻工艺；

沉积金属，形成耗尽型栅极和电感第二金属层，电感第二金属层在电感第一金属层上。

进一步地，还包括步骤：

对耗尽型栅极和电感第二金属层进行钝化工艺，形成第二钝化层；

对源漏级及与电感第三金属层连接处的第二钝化层进行蚀刻开口；

涂布第四光阻，进行源漏级第一金属连线及电感第三金属层光刻工艺；

沉积金属，形成源漏级第一金属连线及电感第三金属层。

进一步地，还包括如下步骤：

进行钝化层覆盖隔离工艺，形成第三钝化层；

对源漏级第二金属连线及与电感第四金属层连接位置的第三钝化层进行蚀刻开口；

涂布第五光阻，进行源漏级第二金属连线及电感第四金属层光刻工艺；

沉积金属，形成源漏级第二金属连线及电感第四金属层。

进一步地：第三钝化层蚀刻开口后还包括步骤：平坦化工艺，形成平坦层。

进一步地，第一钝化层为氮化物层。

进一步地，电感第一金属层为具有缺口的圆环形金属层。

本发明提供一种器件，所述器件由上述任意一项所述的一种叠层电感的制作方法制得。

区别于现有技术，上述技术方案制备出的电感，是螺旋层叠形状的电感，在高频条件下品质因数较佳，也具有较大的电感值。降低了对晶圆表面面积的占用，提高了芯片集成度，降低了芯片的生产成本。而且与现有的晶体管工艺同时进行，可以同时制得晶体管和电感，不增加工艺成本。

附图说明

图1为本发明一实施例电感第一金属层结构示意图；

图2为本发明一实施例第一钝化层的结构示意图；

图3为本发明一实施例电感第二金属层结构示意图；

图4为本发明一实施例第二钝化层的结构示意图；

图5为本发明一实施例电感第三金属层结构示意图；

图6为本发明一实施例第三钝化层的结构示意图；

图7为本发明一实施例平坦层结构示意图；

图8为本发明一实施例电感第四金属层结构示意图；

图9为本发明一实施例形成的叠层电感的立体结构示意图。

附图标记说明：

1、电感第一金属层；

2、第一钝化层；

3、电感第二金属层连接处；

4、电感第二金属层；

5、第二钝化层；

6、电感第三金属层连接处；

7、电感第三金属层；

8、第三钝化层；

9、电感第四金属层连接处；

10、平坦层；

11、电感第四金属层。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1到图9，本实施例提供一种叠层电感的制作方法，本发明在制作电感的时候可以同时制得晶体管，晶体管可以是phemt(赝调制掺杂异质结场效应晶体管)，这样本发明电感的工艺步骤与晶体管的工艺步骤为同一工艺步骤进行，则不会增加工艺成本。晶体管的工艺步骤为现有晶体管的工艺步骤，形成的结构也是现有的晶体管结构，本发明重点不在于形成晶体管结构，则本发明不对晶体管进行图示说明，仅以文字进行说明，本发明的电感形成过程会采用图示和文字的方式进行说明。

本发明的电感形成包括如下步骤：在外延片表面沉积源级和漏级金属，这里的源极和漏极金属包含增强型晶体管和耗尽型晶体管的源极和漏极金属。而后涂布第一光阻，进行增强型栅极底部及电感第一金属层1底部光刻工艺，即在第一光阻的增强型栅极底部及电感第一金属层位置进行显影。而后涂布第二光阻，进行增强型栅极顶部及电感第一金属层1顶部光刻工艺，即在第二光阻的增强型栅极底部及电感第一金属层位置进行显影。沉积金属，形成增强型栅极和电感第一金属层1；电感第一金属层如图1所示。电感第一金属层的结构包含有左侧的引线和右侧的电感环状结构，通过底部和顶部的工艺，可以形成y型的增强型栅极。一般地，金属形成以后，还要进行金属举离和去胶工艺，该工艺为常见工艺，并非本申请重点，这里不再赘述。

而后对增强型栅极和电感第一金属层进行钝化工艺，形成覆盖整个器件的第一钝化层2，钝化层起到隔绝两个金属层的作用，可以是氮化物层，钝化层起到保护增强型栅极和电感第一金属层的作用。而后对耗尽型栅极及与电感第二金属层连接处3的氮化物的第一钝化层进行蚀刻开口。蚀刻开口可以通过离子蚀刻的方式，蚀刻后的电感结构如图2所示。第一钝化层在与电感第二金属层连接处3的位置处就会形成开口，开口内底部是电感第一金属层。

而后涂布第三光阻，进行耗尽型栅极及电感第二金属层光刻工艺，即在第三光阻的耗尽型栅极及电感第二金属层位置进行显影。耗尽型栅极的位置处在源极金属和漏极金属之间，这里的源漏极金属与增强型栅极的源漏极金属不是同一组，第二电感金属层的位置处在第一电感金属层环状区域的正上方。而后沉积金属，形成耗尽型栅极和电感第二金属层4，电感第二金属层通过与电感第二金属层连接处3的开口与第一电感连接导通，电感第二金属层在电感第一金属层上。而后可以进行晶体管后续工艺步骤，形成耗尽型和增强型的晶体管。上述方法制得的电感，第二金属层处在第一金属层上，这样就可以形成螺旋叠状的电感，在高频条件下品质因数较佳，也具有较大的电感值。降低了对晶圆表面面积的占用，提高了芯片集成度，降低了芯片的生产成本。而且与现有的晶体管工艺同时进行，可以同时制得晶体管和电感，不增加工艺成本。

在某些实施例中，可以进一步形成三层的电感。具体地，还包括步骤：对耗尽型栅极和电感第二金属层进行钝化工艺，形成第二钝化层5；对源漏级及与电感第三金属层连接处6的第二钝化层进行蚀刻开口，这里的源漏极为增强型晶体管和耗尽型晶体管的源漏极，电感的开口结构如图4所示。第二钝化层在源漏级金属处会形成开口，开口底部为源漏极金属。第二钝化层在与电感第三金属层连接处3的位置处就会形成开口，开口内底部是电感第二金属层。涂布第四光阻，进行源漏级第一金属连线及电感第三金属层光刻工艺，即在第四光阻的源漏极位置和电感第三金属层位置进行显影。沉积金属，形成源漏级第一金属连线及电感第三金属层7，电感第三金属层置于第二金属层上方，如图5所示。这样可以在形成晶体管源漏级第一金属连线的同时形成电感第三金属层，可以进一步增大了电感的电感值。

进一步地，还包括如下步骤：进行钝化层覆盖隔离工艺，形成第三钝化层8；对源漏级第二金属连线及与电感第四金属层连接位置9的第三钝化层进行蚀刻开口；如图6所示。第三钝化层会在源漏级上方位置和与电感第四金属层连接位置9形成开口，源漏级上方位置开口底部为源漏级第一金属连线，与电感第四金属层连接位置9开口底部为电感第三金属层7。此时由于电感的位置较高，为了便于进行后续工艺，还可以包括步骤：平坦化工艺，形成平坦层10，如图7所示，平坦层可以为聚酰亚胺材质，可以覆盖在器件表面，要在源漏级上方位置和与电感第四金属层连接位置进行开口，方便后续的金属沉积连接。而后涂布第五光阻，进行源漏级第二金属连线及电感第四金属层光刻工艺，即在第五光阻的源漏级第二金属连线和电感第四金属层位置进行显影。沉积金属，形成源漏级第二金属连线及电感第四金属层11，电感第四金属层处在电感第三金属层上方，如图8所示，这样形成的最终电感结构如图9所示。这样可以在形成晶体管源漏级第二金属连线的同时形成电感第四金属层，可以进一步增大了电感的电感值。

为了实现电感的引出，电感最底层金属和电感最顶层金属要连接有金属引线，方便与其他器件结构进行电气连接。电感的整体形状可以为圆柱形，如上述实施例所示。电感的每一金属层都应当具有一个缺口，这样可以让电流在每一金属层上环绕后与再流向上一金属层或者下一金属层。以及为了实现环绕，相邻两金属层的缺口为不同位置，即为错开状态。以及每个金属层上的缺口按照金属层的层叠顺序沿着电感金属层一个方向依次排列，如沿着电感顺时针或者逆时针方向依次排列。相邻两金属层的连接处为每一金属层的端头处，这样可以尽可能利用金属的长度，实现尽可能大的电感值。以及相邻两金属层的连接处在相邻两金属层的缺口之间，形成如图9所示的电感结构。

本发明提供一种器件，所述器件由上述任意一项所述的一种叠层电感的制作方法制得。本器件上的电感，是螺旋层叠形状的电感，在高频条件下品质因数较佳，也具有较大的电感值。降低了对晶圆表面面积的占用，提高了芯片集成度，降低了芯片的生产成本。而且与现有的晶体管工艺同时进行，可以同时制得晶体管和电感，不增加工艺成本。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。