半导体器件的制备方法与流程

本发明涉及半导体制造工艺领域，尤其是涉及一种半导体器件的制备方法。

背景技术：

随着集成电路(半导体)工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升器件的工作速度和降低它的功耗，半导体工艺的特征尺寸不断缩小，晶体管的栅、源和漏有源区的尺寸也会相应缩小。

而随着集成电路特征尺寸的缩小，浅沟槽隔离(sti)的技术应用逐渐广泛。形成所述浅沟槽隔离结构时所填充的材料多为氧化硅，出于对集成电路中的器件及可靠性考虑，所述浅沟槽隔离结构的顶部表面与有源区的基底(衬底)表面存在一定高度差(stepheight)，在后续工艺中该高度差的侧壁处易形成氮化硅(sin)或其他硅化物残留，影响器件性能、可靠性或电性互联。

技术实现要素：

本发明的目的在于提供一种半导体器件的制备方法，通过增加干法和/或湿法刻蚀步骤，可能搭配额外的光刻工艺，去除位于高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上的氮化硅或其他硅化物残留，同时不破坏已经形成的集成电路中的其他器件结构的完整性。

为了实现以上目的，本发明通过以下技术方案实现：一种半导体器件的制备方法，包括：提供一基底，所述基底上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构，所述浅沟槽隔离结构顶部表面高于所述基底表面；

对所述集成电路图形执行侧墙工艺步骤，以使若干个所述半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构；

形成保护氧化层，所述保护氧化层覆盖所述基底；

形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层进行刻蚀，以在所述保护氧化层中形成一开口，所述开口底部暴露部分所述基底表面以及所述第二侧墙结构，去除所述图案化的光刻胶层；

去除所述第二侧墙结构。

优选地，所述开口还暴露出所述浅沟槽隔离结构的顶部部分表面，以使所述第二侧墙结构完全暴露。

优选地，所述第一侧墙结构和第二侧墙结构的材料为氮化硅。

优选地，所述保护氧化层的材料为二氧化硅，所述浅沟槽隔离结构中的填充材料为二氧化硅。

优选地，所述采用湿法刻蚀工艺去除所述第二侧墙结构的步骤包括：将所述基底浸没至热磷酸中，对暴露的所述第二侧墙结构进行湿法化学剥离，所述热磷酸的温度范围为160℃～180℃。

优选地，当若干个所述半导体器件为mos器件或存储单元器件时，所述mos管或存储单元器件包括栅极结构，位于所述栅极结构两侧的所述基底内的源/漏极，所述栅极结构两侧设有复合式侧墙，所述复合式侧墙包括位于所述栅极结构两侧侧壁上的氧化硅侧墙，以及位于所述氧化硅侧墙侧壁上的氮化硅侧墙，所述第一侧墙为所述复合式侧墙中的所述氮化硅侧墙，形成所述氮化硅侧墙时，在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成有第二侧墙结构。

优选地，还包括：形成第一保护氧化层，所述第一保护氧化层覆盖所述基底；形成第一光刻胶层，所述第一光刻胶层覆盖所述第一保护氧化层，对所述第一光刻胶层通过曝光显影将第一光罩上的图案转移至所述第一光刻胶层上，形成所述图案化的第一光刻胶层，以所述图案化的第一光刻胶层为掩膜对所述第一保护氧化层进行刻蚀，在所述第一保护氧化层中形成所述开口，所述开口底部暴露部分所述基底表面以及靠近所述源/漏极的一侧的所述第二侧墙结构，去除所述图案化的第一光刻胶层；采用湿法刻蚀工艺去除所述第二侧墙结构。

优选地，还包括：形成第二保护氧化层，所述第二保护氧化层覆盖所述基底；形成第一隔离氧化层，所述第一隔离氧化层覆盖所述第二保护氧化层，形成图案化的第二光刻胶层，以所述图案化的第二光刻胶层为掩膜对所述第一隔离氧化层和所述第二保护氧化层进行刻蚀，形成第一通孔，所述第一通孔暴露出所述源/漏极，对所述第一通孔内填充金属，形成第一导电金属接触插栓，以将所述源/漏极引出。

优选地，当若干个所述半导体器件为cmos图像传感器时，所述cmos图像传感器包括栅极结构，位于所述栅极结构两侧的所述基底内的源/漏极，所述栅极结构两侧设有复合式侧墙，所述复合式侧墙包括位于所述栅极结构两侧侧壁上的氧化硅侧墙，以及位于所述氧化硅侧墙侧壁上的氮化硅侧墙，所述第一侧墙为所述复合式侧墙中的所述氮化硅侧墙，形成所述氮化硅侧墙时，在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成有第二侧墙结构；

形成第三保护氧化层，所述第三保护氧化层覆盖所述基底；

形成第三光刻胶层，所述第三光刻胶层覆盖所述第三保护氧化层，对所述第三光刻胶层通过曝光显影将第二光罩上的图案转移至所述第三光刻胶层上，形成所述图案化的第三光刻胶层，以所述图案化的第三光刻胶层为掩膜对所述第三保护氧化层进行刻蚀，在所述第三保护氧化层中形成所述开口，所述开口位于所述cmos图像传感器的像素区域，所述开口底部暴露部分所述基底表面以及靠近所述源/漏极的一侧的所述第二侧墙结构，去除所述图案化的第三光刻胶层；采用湿法刻蚀工艺去除所述第二侧墙结构。

优选地，还包括：形成第四保护氧化层，所述第四保护氧化层覆盖所述基底；形成第二隔离氧化层，所述第二隔离氧化层覆盖所述第四保护氧化层，形成图案化的第四光刻胶层，以所述图案化的第四光刻胶层为掩膜对所述第二隔离氧化层和所述第四保护氧化层进行刻蚀，形成第二通孔，所述第二通孔暴露出所述源/漏极，对所述第二通孔内填充金属，形成第二导电金属接触插栓，以将所述源/漏极引出。

本发明与现有技术相比，具有以下优点：

本发明通过提供一基底，所述基底上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构，所述浅沟槽隔离结构顶部表面高于所述基底表面；对所述集成电路图形执行侧墙工艺步骤，以使若干个所述半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构；形成保护氧化层，所述保护氧化层覆盖所述基底；形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层进行刻蚀，以在所述保护氧化层中形成一开口，所述开口底部暴露部分所述基底表面以及所述第二侧墙结构，去除所述图案化的光刻胶层；去除所述第二侧墙结构。即通过在制备所述半导体器件的过程中，在形成所述半导体器件的栅极结构侧墙后，制备所述导电金属接触插栓(ct)之前，增加一去除所述第二侧墙结构的步骤(现有的侧墙工艺完成后不做清除处理)，使得存在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上的第二侧墙结构(氮化硅或其他硅化物残留)被去除，使得后续形成的导电金属接触插栓与所述基底的接触，形成欧姆接触时，其接触面积增加，提高电性连接性和器件的可靠性。本发明预先形成了保护氧化层，采用湿法刻蚀或干法刻蚀去除所述第二侧墙结构时，由于所述第二侧墙与所述保护氧化层有不同的刻蚀选择比，其可以实现在去除所述第二侧墙结构的同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。优选的，所述第二侧墙结构的材料为氮化硅材料，除了所述第二侧墙结构暴露出表面的器件结构所采用的的材料为二氧化硅或硅，由此优选的采用热磷酸方法去除所述第二侧墙结构，实现了在提高了半导体器件的电性连接性和半导体器件的可靠性的同时，保持了所述集成电路图形的结构的完整性(保持了所述半导体器件的完整性)的目的。

附图说明

图1为采用现有技术的半导体器件的制备方法所形成半导体器件的剖面结构示意图；

图2为采用现有技术的半导体器件的制备方法所形成另一半导体器件的剖面结构示意图；

图3～图5为本发明一实施例中的半导体器件的制备方法中的各步骤对应的器件剖面示意图；

图6～图7为本发明另一实施例中的半导体器件的制备方法中的各步骤对应的器件剖面示意图；

图8为本发明一实施例提供的半导体器件的制备方法的流程图。

具体实施方式

承如背景技术所述，现有技术中的半导体器件的制备方法中在形成侧墙工艺后，没有去除位于高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上的氮化硅或其他硅化物残留的步骤，该部分所残留的侧墙材料会降低器件性能、可靠性或电性互联。

具体的，如图1所示，所述半导体器件的制备方法包括：提供一基底10，所述基底10一般被划分为有源区和外围区，图1仅示意性的给出了位于有源区的部分基底。所述基底10上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构。为了说明问题，集成电路图形仅以一个mos管(图中未标号)器件和一个浅沟槽隔离结构14组成为例进行说明，所述浅沟槽隔离结构14顶部表面高于所述基底10表面；所述mos管包括：栅氧层11，所述栅氧层11位于所述基底10表面上；栅极结构15，所述栅极结构15位于所述栅氧层11上方，构成栅极叠层(图中未标号)；氧化层侧墙16，其位于所述栅极叠层的两侧侧壁上。轻掺杂源/漏区12，其形成于所述氧化层侧墙16两侧的基底10内；第一氮化硅侧墙17，其形成于所述氧化层侧墙16的侧壁上；源/漏极13，其位于所述栅极结构15两侧的所述基底10内部，与所述轻掺杂源/漏区12相邻。

形成所述第一氮化硅侧墙17时，其首先是在所述基底10的全局表面上形成一所述侧墙介质层(图中未标号)，通过自对准刻蚀工艺，刻蚀所述栅极结构15顶部、所述氧化硅侧墙16顶部、所述浅沟槽隔离结构14顶部以及所述基底10表面的所述侧墙介质层，以在所述氧化硅侧墙16的侧壁上形成所述第一氮化硅侧墙17。在形成所述第一氮化硅侧墙17时，由于所述浅沟槽隔离结构14存在高于所述基底10表面的部分，该部分的两侧的侧壁上也会形成第二氮化硅侧墙18，不同的半导体器件之间需要浅沟槽隔离结构进行隔离，以及需要高于所述基底10表面的部分所述浅沟槽隔离结构进行应力调整，但浅沟槽隔离结构与所述基底表面的高度差越大，越容易造成在高于所述基底表面的浅沟槽隔离结构的部分的侧壁处形成所述第二氮化硅侧墙18。

所述方法还包括：形成保护氧化层19，所述保护氧化层19覆盖所述基底10，形成刻蚀停止层20，所述刻蚀停止层20覆盖所述保护氧化层19；形成隔离氧化层21，所述隔离氧化层21覆盖所述刻蚀停止层20；

形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层19、所述刻蚀停止层20和所述隔离氧化层21，形成通孔，所述通孔暴露出所述源/漏极13，对所述通孔内填充金属，形成导电金属接触插栓22，以将所述源/漏极13引出。由于半导体器件之间的距离很小，即浅沟槽隔离结构14与所述mos管的源/漏极13结构距离很近，由此在形成所述通孔时，其通孔的底部会由于所述第二氮化硅侧墙18的存在，不能全部用来暴露所述源/漏极13的表面，即所述通孔的底部有可能暴露了部分所述第二氮化硅侧墙18的表面，以及暴露了部分所要引出的所述源/漏极13的表面，这样由于所述第二氮化硅侧墙18的存在，使得形成了所述导电金属接触插栓22后，所述导电金属接触插栓22与所述源/漏极13所形成的欧姆接触的接触面积变小，使得其与所述源/漏极13的电性连接变差，导致所述半导体器件的可靠性变低。在一些情况下，所述通孔的底部位于所述第二氮化硅侧墙18上，即所述通孔的底部仅暴露了所述第二氮化硅侧墙18的表面，这样后续形成的所述导电金属接触插栓22不能与所述源/漏极13接触，其被完全阻断，最终导致所述源/漏极13不能被引出，其所制备的所述半导体器件的电学性能会变差，甚至会失效。

如图2所示，所述半导体器件的制备方法包括：提供一基底10，所述基底10一般被划分为有源区和外围区，图1仅示意性的给出了位于有源区的部分基底。所述基底10上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构。为了说明问题，集成电路图形仅以一个mos管(图中未标号)器件和一个浅沟槽隔离结构14组成为例进行说明，所述浅沟槽隔离结构14顶部表面高于所述基底10表面；所述mos管包括：栅氧层11，所述栅氧层11位于所述基底10表面上；栅极结构15，所述栅极结构15位于所述栅氧层11上方，构成栅极叠层(图中未标号)；氧化层侧墙16，其位于所述栅极叠层的两侧侧壁上。轻掺杂源/漏区12，其形成于所述氧化层侧墙16两侧的基底10内；第一氮化硅侧墙17，其形成于所述氧化层侧墙16的侧壁上；源/漏极13，其位于所述栅极结构15两侧的所述基底10内部，与所述轻掺杂源/漏区12相邻。所述方法还包括：形成保护氧化层19，所述保护氧化层19覆盖所述基底10，形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层19进行刻蚀，暴露出靠近所述浅沟槽隔离结构14一侧的所述源/漏极13的表面，以及暴露出部分所述浅沟槽隔离结构14顶部的表面，形成一连接结构23，该连接结构23的材料为金属或多晶硅，连接结构23覆盖暴露的所述源/漏极13的表面，以及所述浅沟槽隔离结构14顶部的表面，所述源/漏极13与所述连接结构23形成互连结构，之后形成隔离氧化层21，所述隔离氧化层21覆盖所述基底10的全局表面。在该示例中，由于所述第二氮化硅侧墙18的存在，使得形成了所述连接结构23，所述连接结构23与所述源/漏极13所形成的欧姆接触的接触面积变小，使得其与所述源/漏极13的电性连接变差，导致所述半导体器件的可靠性变低。

基于上述研究，本实施例提供了一种半导体器件的制备方法，包括：提供一基底，所述基底上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构，所述浅沟槽隔离结构顶部表面高于所述基底表面；对所述集成电路图形执行侧墙工艺步骤，以使若干个所述半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构；形成保护氧化层，所述保护氧化层覆盖所述基底；形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层进行刻蚀，以在所述保护氧化层中形成一开口，所述开口底部暴露部分所述基底表面以及所述第二侧墙结构，去除所述图案化的光刻胶层；去除所述第二侧墙结构。即通过在制备所述半导体器件的过程中，在形成所述半导体器件的栅极结构侧墙后，制备所述导电金属接触插栓(ct)之前，增加一去除所述第二侧墙结构的步骤(现有的侧墙工艺完成后不做清除处理)，使得存在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上的第二侧墙结构(氮化硅或其他硅化物残留)被去除，使得后续形成的导电金属接触插栓与所述基底的接触，形成欧姆接触时，其接触面积增加，提高电性连接性和器件的可靠性。本发明预先形成了保护氧化层，采用湿法刻蚀或干法刻蚀去除所述第二侧墙结构时，由于所述第二侧墙与所述保护氧化层有不同的刻蚀选择比，其可以实现在去除所述第二侧墙结构的同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。优选的，所述第二侧墙结构的材料为氮化硅材料，除了所述第二侧墙结构暴露出表面的器件结构所采用的的材料为二氧化硅或硅，由此优选的采用热磷酸方法去除所述第二侧墙结构，实现了在提高了半导体器件的电性连接性和半导体器件的可靠性的同时，保持了所述集成电路图形的结构的完整性(保持了所述半导体器件的完整性)的目的。

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。

如图8所示，本实施例一种半导体器件的制备方法，包括：步骤s1、提供一基底，所述基底上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构，所述浅沟槽隔离结构顶部表面高于所述基底表面。

步骤s2、对所述集成电路图形执行侧墙工艺步骤，以使若干个所述半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构。

步骤s3、形成保护氧化层，所述保护氧化层覆盖所述基底；形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层进行刻蚀，以在所述保护氧化层中形成一开口，所述开口底部暴露部分所述基底表面以及所述第二侧墙结构，去除所述图案化的光刻胶层。

步骤s4、去除所述第二侧墙结构。

优选地，步骤s4可以采用湿法刻蚀工艺或干法刻蚀工艺实现。

在本实施例中，所述开口还暴露出所述浅沟槽隔离结构的顶部部分表面，以使所述第二侧墙结构完全暴露。所述第一侧墙结构和第二侧墙结构的材料为氮化硅。优选地，所述保护氧化层的材料为二氧化硅，所述浅沟槽隔离结构中的填充材料为二氧化硅。优选地，所述采用湿法刻蚀工艺去除所述第二侧墙结构的步骤包括：将所述基底浸没至热磷酸中，对暴露的所述第二侧墙结构进行湿法化学剥离，所述热磷酸的温度范围为160℃～180℃。

由此可知，本实施例预先形成了保护氧化层，采用湿法刻蚀或干法刻蚀去除所述第二侧墙结构时，由于所述第二侧墙与所述保护氧化层有不同的刻蚀选择比，其可以实现在去除所述第二侧墙结构的同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。优选的，所述第二侧墙结构的材料为氮化硅材料，除了所述第二侧墙结构暴露出表面的器件结构所采用的的材料为二氧化硅或硅，由此优选的采用热磷酸方法去除所述第二侧墙结构，实现了在提高了半导体器件的电性连接性和半导体器件的可靠性的同时，保持了所述集成电路图形的结构的完整性(保持了所述半导体器件的完整性)的目的。

当若干个所述半导体器件为mos器件或存储单元器件时，所述半导体器件的制备方法的过程如下：如图4～5所示，为了方便说明，图中仅给出了一个mos管或存储单元器件和一个浅沟槽隔离结构140的剖面结构示意图，所述mos管或存储单元器件包括：基底100，栅极结构(图中未标号)，所述栅极结构包括依次位于所述基底100表面上的栅氧层110和栅极150，位于所述栅极结构两侧的所述基底100内的源/漏极130，所述栅极结构两侧设有复合式侧墙(图中未标号)，所述复合式侧墙包括位于所述栅极结构两侧侧壁上的氧化硅侧墙160，以及位于所述氧化硅侧墙160侧壁上的氮化硅侧墙170，形成所述氮化硅侧墙170时，在高于所述基底100表面的部分所述浅沟槽隔离结构140的两侧的侧壁上形成有第二侧墙结构180，该第二侧墙结构180的材料可以为氮化硅。所述mos管或存储单元器件还包括：轻掺杂源/漏区120，其形成于所述氧化层侧墙160两侧的基底100内，与所述源/漏极130(重掺杂区域)相邻。上述mos管或存储单元器件的部件的形成的具体过程与现有的常规工艺流程相同，在此不再赘述。

所述半导体器件的制备方法进一步的还包括：形成第一保护氧化层190，所述第一保护氧化层190覆盖所述基底100；

形成第一光刻胶层210，所述第一光刻胶层210覆盖所述第一保护氧化层190，对所述第一光刻胶层210通过曝光显影将第一光罩(该光罩可以不是特别设计的，其可以采用原有的用于形成通孔的光罩即可)上的图案转移至所述第一光刻胶层210上，形成所述图案化的第一光刻胶层210，以所述图案化的第一光刻胶层210为掩膜对所述第一保护氧化层190进行刻蚀，在所述第一保护氧化层190中形成所述开口230，所述开口230底部暴露部分所述基底100表面以及靠近所述源/漏极130的一侧的所述第二侧墙结构180，如图4所示，去除所述图案化的第一光刻胶层210；采用湿法刻蚀工艺去除所述第二侧墙结构180。在本实施例中，所述采用湿法刻蚀工艺去除所述第二侧墙结构的步骤包括：将所述基底浸没至热磷酸中，对暴露的所述第二侧墙结构进行湿法化学剥离，所述热磷酸的温度范围为160℃～180℃。

进一步的，如图5所示，所述方法还包括：形成第二保护氧化层(图中未示出)，在本实施例中，所述第二保护氧化层可以不形成直接进入下一工艺流程。所述第二保护氧化层覆盖所述基底100；形成第一隔离氧化层200，所述第一隔离氧化层200覆盖所述第二保护氧化层，形成图案化的第二光刻胶层(图中未示出)，以所述图案化的第二光刻胶层为掩膜对所述第一隔离氧化层200和所述第二保护氧化层进行刻蚀，形成第一通孔，所述第一通孔暴露出所述源/漏极130的部分表面，对所述第一通孔内填充金属，形成第一导电金属接触插栓201，以将所述源/漏极130引出。

由此可知，采用本实施例所述的半导体器件的制备方法，可以实现在去除所述第二侧墙结构的同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。

结合图6和图7所示，当若干个所述半导体器件为cmos图像传感器时，所述半导体器件的制备方法包括如下过程：所述cmos图像传感器包括：基底100，栅极结构(图中未标号)，所述栅极结构包括依次位于所述基底100表面上的栅氧层110和栅极150，位于所述栅极结构两侧的所述基底100内的源/漏极130，所述栅极结构两侧设有复合式侧墙(图中未标号)，所述复合式侧墙包括位于所述栅极结构两侧侧壁上的氧化硅侧墙160，以及位于所述氧化硅侧墙160侧壁上的氮化硅侧墙170，形成所述氮化硅侧墙170时，在高于所述基底100表面的部分所述浅沟槽隔离结构140的两侧的侧壁上分别形成有侧墙(第二侧墙结构180和另一第二侧墙结构180’)，该侧墙的材料可以为氮化硅。所述mos管或存储单元器件还包括：轻掺杂源/漏区120，其形成于所述氧化层侧墙160两侧的基底100内，与所述源/漏极130(重掺杂区域)相邻。上述cmos图像传感器的部件形成的具体过程与现有的常规工艺流程相同，在此不再赘述。

形成第三保护氧化层190’，所述第三保护氧化层190’覆盖所述基底100；形成第三光刻胶层210’，所述第三光刻胶层210’覆盖所述第三保护氧化层190’，对所述第三光刻胶层210’通过曝光显影将第二光罩(该光罩是额外设计的，以将需要去除的侧墙的位置暴露出来)上的图案转移至所述第三光刻胶层210’上，形成所述图案化的第三光刻胶层210’，以所述图案化的第三光刻胶层210’为掩膜对所述第三保护氧化层190’进行刻蚀，在所述第三保护氧化层190’中形成开口，所述开口位于所述cmos图像传感器的像素区域(例如低于1微米像素的区域)，所述开口底部暴露部分所述基底100表面以及靠近所述源/漏极130的一侧的所述第二侧墙结构180，去除所述图案化的第三光刻胶层210’；采用湿法刻蚀工艺去除所述第二侧墙结构180。从图中可以看出，在器件不密集的区域，所述侧墙不必去除，即如图6和图7所示的所述另一第二侧墙结构180’不需要去除。

所述方法还包括：如图7所示，形成第四保护氧化层(图中未示出)，实际上该第四保护氧化层可以不形成。所述第四保护氧化层覆盖所述基底；形成第二隔离氧化层200’，所述第二隔离氧化层200’覆盖所述第四保护氧化层，形成图案化的第四光刻胶层(图中未示出)，以所述图案化的第四光刻胶层为掩膜对所述第二隔离氧化层200’和所述第四保护氧化层进行刻蚀，形成两个第二通孔，两个所述第二通孔分别暴露出所述源/漏极130和另一cmos器件的源/漏极130’，对每一所述第二通孔内填充金属，形成两个第二导电金属接触插栓(第一个第二导电金属接触插栓201和第二个第二导电金属接触插栓202)，以分别将所述源/漏极130和源/漏极130’引出。当没有形成所述第四保护氧化层时，可仅对所述第二隔离氧化层200’进行刻蚀形成所述第二通孔。

上述所提及的基底(衬底)100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，或者还可以为其他的材料，例如砷化镓等ⅲ、ⅴ族化合物。在其他实施例中，所述基底100可以包括取决于嵌入式闪存的设计要求的各种掺杂区域。

由此可知，采用本实施例所述的半导体器件的制备方法，可以实现将位于需要去除所述第二侧墙结构的位置的所述第二侧墙结构去除，不需要去除的可以保留，同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。

综上所述，本发明通过提供一基底，所述基底上形成有集成电路图形，所述集成电路图形包括若干个半导体器件以及用于将若干个所述半导体器件隔离的浅沟槽隔离结构，所述浅沟槽隔离结构顶部表面高于所述基底表面；对所述集成电路图形执行侧墙工艺步骤，以使若干个所述半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构；形成保护氧化层，所述保护氧化层覆盖所述基底；形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述保护氧化层进行刻蚀，以在所述保护氧化层中形成一开口，所述开口底部暴露部分所述基底表面以及所述第二侧墙结构，去除所述图案化的光刻胶层；去除所述第二侧墙结构。即通过在制备所述半导体器件的过程中，在形成所述半导体器件的栅极结构侧墙后，制备所述导电金属接触插栓(ct)之前，增加一去除所述第二侧墙结构的步骤(现有的侧墙工艺完成后不做清除处理)，使得存在高于所述基底表面的部分所述浅沟槽隔离结构的两侧的侧壁上的第二侧墙结构(氮化硅或其他硅化物残留)被去除，使得后续形成的导电金属接触插栓与所述基底的接触，形成欧姆接触时，其接触面积增加，提高电性连接性和器件的可靠性。本发明预先形成了保护氧化层，采用湿法刻蚀或干法刻蚀去除所述第二侧墙结构时，由于所述第二侧墙与所述保护氧化层有不同的刻蚀选择比，其可以实现在去除所述第二侧墙结构的同时，使得存在于基底上的其他半导体器件或集成电路图形的结构不受影响，保持了半导体器件的完整性。优选的，所述第二侧墙结构的材料为氮化硅材料，除了所述第二侧墙结构暴露出表面的器件结构所采用的的材料为二氧化硅或硅，由此优选的采用热磷酸方法去除所述第二侧墙结构，实现了在提高了半导体器件的电性连接性和半导体器件的可靠性的同时，保持了所述集成电路图形的结构的完整性(保持了所述半导体器件的完整性)的目的。

此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。

为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述符做出相应解释。

这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。