半导体器件及其制作方法和集成电路与流程

本发明涉及半导体器件领域，尤其涉及一种半导体器件及其制作方法和集成电路。

背景技术：

半导体器件是利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。半导体器件包括功率半导体器件，主要用于电力设备的电能变换和控制电路方面大功率的电子器件。

随着功率半导体器件发展，在高频、高温及高功率领域已经显示出其局限性，因此开发研究宽禁带半导体器件已经越来越被本领域技术人员所关注。

技术实现要素：

本发明的目的是提供一种基于宽禁带半导体材料的半导体器件及其制作方法和集成电路。

本发明公开了一种半导体器件，包括：

衬底；

成核层，形成于所述衬底表面，采用氮化物材料制成；

过渡层，形成于所述成核层表面；以及，

外延层，形成于所述过渡层表面，采用掺杂的氮化铝材料制成；

所述外延层的晶格常数不同于所述衬底；所述过渡层用于达到外延层与衬底材料的晶格适配，并减小由于不同的热膨胀系数引起的应力。

可选的，所述衬底采用硅、碳化硅或蓝宝石中的任意一种材料制成。

可选的，所述成核层材料为氮化铝或氮化镓。

可选的，所述过渡层材质为氮化镓铝。

可选的，所述过渡层临近所述成核层中的铝组分小于临近所述外延层的铝组分。

可选的，当所述成核层材料为氮化铝时，所述过渡层临近所述成核层中的铝组分为10％-80％；当所述成核层材料为氮化镓时，所述过渡层临近所述成核层中的铝组分为0％-80％。

可选的，所述半导体器件包括：

阳极，形成于所述外延层表面；

阴极，形成于所述外延层表面；

钝化层，覆盖所述阳极、阴极，以及除阳极和阴极以外的外延层；

所述外延层设有凹槽，所述阴极设置在凹槽内。

可选的，所述衬底的厚度区间为100um-1000um；所述外延层的厚度区间为20nm-500nm；所述成核层的厚度区间为1nm-10nm；所述过渡层的厚度区间为0.3um-3um；所述凹槽的深度区间为5nm-20nm。

本发明还公开了一种半导体器件的制作方法，包括步骤：

提供一衬底；

在衬底上形成成核层；

在所述成核层上采用氮化物材料制成过渡层；

在所述过渡层上采用掺杂的氮化铝材料制成外延层；

所述外延层的晶格常数不同于所述衬底外延层；所述过渡层用于达到外延层与衬底材料的晶格适配，并减小由于不同的热膨胀系数引起的应力。

可选的，所述外延层采用铝直接氮化法、高氮气压溶液生长法、氢化物气相外延生长法、金属有机化合物化学气相沉积法或物理气相传输生长法制成；在所述掺杂的氮化铝外延层上制作半导体器件的步骤后包括：

在外延层形成凹槽；

在凹槽内形成阴极；

在外延层上形成阳极；

在阴极和阳极上覆盖钝化层；

刻蚀阳极和阴极表面上的钝化层以露出阳极和阴极金属。本发明还公开了一种集成电路，包括晶圆和芯片，所述芯片包括上述任意一项所述的半导体器件。

相对于氮化镓和碳化硅化合物半导体材料制作的半导体器件，本发明采用氮化铝化合物半导体制作功率半导体器件，氮化铝具有比氮化镓和碳化硅更大的禁带宽度，其禁带宽度分别为6.2ev(氮化铝)、3.44ev(氮化镓)、3.25ev(碳化硅)，因此，基于氮化铝的半导体器件可以满足更高温度、更高电压及更高功率。但采用氮化铝作为外延层与衬底之间会产生晶格适配的问题，也会应为热膨胀系数不同而在温度变化是产生应力，从而导致位错、晶圆翘曲、龟裂等缺陷。本发明在外延层和衬底之间设置了成核层和过渡层，成核层提供过渡层生长的种子层，过渡层能够达到外延层与衬底材料的晶格适配，并减小由于不同的热膨胀系数引起的应力，从而减少或消除因晶格失配和热膨胀系数不同而引起的位错、晶圆翘曲、龟裂等缺陷，从而改善器件的性能、提高产品良率与可靠性，本发明解决了氮化铝应用于半导体器件的工艺难题。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本发明的一实施例的半导体器件的结构示意图；

图2是本发明的另一实施例半导体器件的结构示意图；

图3是本发明的另一实施例半导体器件的结构示意图；

图4是本发明的实施例肖特基二极管的结构示意图；

图5是本发明的实施例肖特基二极管阴极设置在凹槽的结构示意图；

图6是本发明实施例的集成电路的结构示意图；

图7是本发明的实施例肖特基二极管阴极制作方法示意图；

图8是本发明的实施例带外延层带凹槽结构的示意图；

图9是本发明的实施例肖特基二极管阳极制作方法示意图；

图10是本发明的实施例肖特基二极管钝化层制作方法示意图；

图11是本发明的实施例肖特基二极管衬底减薄方法的示意图。

其中，10、半导体器件；11、衬底；12、成核层；13、过渡层；14、外延层；15、凹槽；16、缓冲层；17、阴极；18、阳极；19、钝化层；20、载片；30、背面金属层；40、集成电路；41、晶圆；42、芯片；50、光罩；60、光刻胶；61、阴极金属膜层；62、阳极金属膜层；70、肖特基二极管。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本发明可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本发明的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明涉及化合物半导体与器件领域。基于化合物半导体的器件近年来发展迅速，越来越广泛地应用于照明、光通讯、功率半导体器件以及中高频无线通讯领域，其主要的优点是较宽的禁带。相较于硅的禁带宽度1.12ev,常用的化合物半导体的禁带宽度分别为:砷化镓1.43ev,磷化铟1.35ev，碳化硅3.25ev，氮化镓3.44ev，氧化镓4.8ev,金刚石5.57ev,氮化铝6.2ev。宽禁带(禁带宽度>2.3ev)半导在研制高温、高频、高功率微波器件、抗辐射器件以及紫外探测器、短波发光二极管等方面具有广阔的应用前景，是无线通信、国防、新能源、自动驾驶等领域急需的电子器件。以氮化铝为衬底的深紫外器件在生物分子感应方面也具有重要应用，可以用于微型高效的生物病毒探测器和消毒器。在255-280nm波段，氮化铝高频器件可用于光刻；从紫外400nm波段，氮化铝基器件可用于蓝光-紫外固态激光二极管以及激光器等，也可应用于高密度存储和卫星通讯系统等。氮化铝材料在iii-v族化合物半导体中具有最大禁带宽度及直接带隙，也具有优良的压电性能，可以广泛用于表声波(saw)和体声波(baw)滤波器、高效率紫外光发射器。随着氮化铝材料生长及掺杂等技术领域的进步，同时具有热导率高、电阻率高、击穿场强大、介电系数小等优异特性的氮化铝材料将在高温、高频和大功率半导体器件领域得到应用。

下面参考附图和可选的实施例对本发明作详细说明。

如图1所示，本实施方式公开一种半导体器件10，包括衬底11，衬底上形成有成核层12，成核层12上形成有过渡层13，过渡层13上形成有外延层14，外延层14采用掺杂的氮化铝材料制成。衬底11材料为硅、碳化硅或蓝宝石中的任意一种。

成核层12也可称为种子层，用于提供一个生长的基层，以保证后续生长的薄膜材料的晶体结构和质量，具体到本发明，种子层可以保证过渡层13和外延层14的结构和质量。成核层12一般为一层氮化物薄膜，如氮化铝(aln)、氮化镓(gan)或其他材料，厚度为1-10nm，可以金属有机化学沉积法(mocvd)方法制成，也可以有其他方法制作。成核层可以在较低的温度(600-700摄氏度)下制作，通过优化温度、压力、气体流量等工艺参数而获得利于晶体生长的种子层。过渡层13采用氮化镓铝(alxga(1-x)n)，其作用是减少或消除位错缺陷，具体来说，通过逐渐改变过渡层材料的组份，使过渡层材料的晶格常数接近或等于氮化铝材料的晶格常数，从而达到晶格适配，减少或消除位错缺陷，过渡层的厚度介于0.3-3um之间。这种组份变化的过渡层也可以吸收因热膨胀系数的不同由于温度变化引起的应力，从而达到由应力导致的位错、晶圆翘曲与龟裂。

当选用氮化铝(aln)作为成核层时，alxga(1-x)n中al组份x从成核层至外延层逐渐增加，例如，从20％逐渐增加至100％。当al的组份达到100％，ga的组份变为零，过渡层的材料组份与外延层(aln)相同，从而达到晶格的完全比配。起始组份可以是20％，也可以是其他组份，如10％-80％其中任一数字。

当选用氮化镓(gan)作为成核层时，氮化镓铝(alxga(1-x)n)中al组份x从成核层至外延层逐渐增加，例如，从0逐渐增加至100％。当al的组份零时，ga的组份变为100％，过渡层的材料组份与成核层(gan)相同，从而达到晶格的完全匹配。当al的组份达到100％，ga的组份变为零，过渡层的材料组份与外延层(aln)相同，从而达到晶格的完全比配。铝的起始组份可以是0％，也可以是其他组份，如0-80％其中任一数字。

过渡层中al的组份变化，可以有多种方式，可以是连续的，可以是阶梯式的。可以是贯穿整个过渡层，也可以只在过渡层的某个厚度变化。组份的变化率可以是线性的，也可以是非线性的。也可以是两种或多种变化方式的组合。

外延层14采用n-型的氮化铝制成。外延层的厚度一般介于20nm-2000nm之间,进一步的，可以控制在20nm-500nm之间，以适应半导体器件轻薄化的趋势。掺杂可以通过注入氧或硅原子完成，掺杂浓度在10¹³-10²¹atoms/cm³之间。掺杂可以在氮化铝外延层制作完成之后进行，掺杂也可以在氮化铝外延层生长过程中同时进行。例如，在以金属有机化学沉积法(mocvd)方式生长单晶氮化铝时，可以在反应中加入甲硅烷气体(sih4),si原子被引入到aln晶体中，形成n-型氮化铝。

当选用硅、碳化硅或蓝宝石作为衬底时，衬底材料的晶格常数与氮化铝相差较大，造成晶格失配。这几种材料的晶格常数分别为：aln:3.110a,si:5.430a,sic:4.358a,sapphire：4.758a.为了获得高质量的氮化铝晶体质量，本实施方式在衬底和外延层之间增加了成核层和过渡层，能有效地减小或消除晶格失配引起的位错缺陷，即便是采用硅这种与氮化铝晶格差异最大材料作为衬底，也能很好的适配。

特别是过渡层的组分是可以变化的，使得过渡层下表面的成分与成核层接近，上表面的组分与外延层接近，能更有效地减小或消除晶格失配引起的位错缺陷。

如图2所示，本实施方式公开另一种半导体器件10，包括衬底11，衬底上形成有缓冲层16，缓冲层上形成有外延层14，外延层14采用掺杂的氮化铝材料制成。衬底11材料选用硅、碳化硅或蓝宝石。

缓冲层采用未掺杂的高阻氮化铝制成，厚度在0.2-3微米。

外延层结构参照上述实施方式，在此不再赘述。

如图3所示，当选用氮化铝或氮化镓作为衬底11时，因为没有晶格适配的问题(晶格常数：aln:3.110a，gan:3.180a),可以直接在衬底上制作氮化铝的外延层14，氮化铝的外延层厚度为20-500nm，并进行了n-型掺杂。

当然，也可以在衬底上先制作一层薄的氮化铝缓冲层，缓冲层厚度为5-50nm,再制作n-型氮化铝的外延层。缓冲层采用未掺杂或低掺杂的高阻氮化铝层。

综合上述实施方式，衬底的尺寸可以是2、3、4、6或8英寸,厚度介于100um-1000um之间。为了减小接触电阻，可以在氮化铝外延表面进行高掺杂，形成n+型氮化铝的外延层。

在上述四种结构的基础上，以肖特基二极管为例进一步产生本发明构思在半导体器件的应用。

肖特基二极管是贵金属为阳极，以n-型半导体为阴极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为n-型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的n-型半导体向浓度低的贵金属中扩散。由于贵金属中没有空穴，也就不存在空穴自贵金属向n-型半导体的扩散运动。随着电子不断从半导体扩散到贵金属，n-型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为n-型半导体指向贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属向n-型半导体的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。

如图4所示，以图1所示的半导体器件结构为例进行说明，肖特基二极管70包括衬底11，衬底上形成有成核层12，成核层12上形成有过渡层13，过渡层13上形成有外延层14，外延层14采用掺杂的氮化铝材料制成。肖特基二极管70的阳极18和阴极17形成在外延层14上，阳极18和阴极17上覆盖有钝化层19，钝化层19在对应阳极18和阴极17的上表面刻被蚀，以便阳极18和阴极17与其他电路电连接。

阴极一般由几种金属的组合通过高温退火形成合金以减小电阻。这些金属包括ti,al,ni,pt,au或其它，可以是一种金属或多种(一般为2-6种)金属的组合，通常是通过金属蒸镀逐层沉淀到氮化铝外延层上。例如，金属层可以由4层金属层组成：ti,al,ti,au,厚度范围分别为：2-25nm,30-300nm,20-100nm,50-500nm.例如，可以分别选用ti25nm,al50nm,ti100nm,au250nm,总厚度为450nm。金属层也可以是其他组合和厚度。阴极的形状可以是圆形、方型、长方行、椭圆型或其他形状。阴极的大小可以是25um–750um,这里不作具体限定。

阳极一般选用功函数高的金属，如pt，ni，au，ti。其功函数分别为5.65ev,5.15ev,5.1ev,4.33ev，阳极与氮化铝外延层形成肖特基接触。阳极可以由一层金属组成，也可以由2-4层金属组成，如可以选用pt/au或ni/au，厚度范围为10-50nm及50-250nm。阳极的形状可以是圆形、方型、长方行、椭圆型或其他形状。阳极的大小可以是10um-500um,这里不作具体限定。

进一步，如图5所示，外延层14对应阴极17位置设有凹槽15，阴极17部分嵌入在凹槽15内，凹槽15深度在5-20nm之间。凹槽15的的大小和形状与前述阴极的大小和形状一样，可以是圆形、方型、长方行、椭圆型或其他形状。氮化铝暴露在空气中容易氧化，会增大阴极与外延层的接触电阻，因此在外延层上形成凹槽，可以去除氧化部分的氮化铝，同时凹槽本身也增加了外延层与阴极的接触面积，进一步减小了阴极和外延层之间的接触电阻。阳极为非欧姆接触，对接触电阻的要求没有阴极高，因此外援层在对应阳极外置可以设凹槽，也可以不设凹槽。当然，为了简化生产工艺，降低生产成本，外延层在阴极和阳极部分均可以不设凹槽。

如图6所示，本实施方式公开一种集成电路40。集成电路40包括晶圆41，晶圆41包括多个芯片42。仍然以肖特基二极管为例，晶圆41的衬底材料可以是前述的任何一种材料：硅、碳化硅、蓝宝石、氮化镓、氮化铝等，晶圆的尺寸大小为2-8英寸，厚度为100um-1000um。衬底上生长有前述氮化铝材料的外延层。晶圆41上有多个矩阵排列的格子，每一格为一个芯片42，即对应一个肖特基二极管，芯片可以是正方形或长方形，边长范围在200um-5mm之间。肖特基二极管的阳极18和阴极17的位置可以是平行排列，也可以对角排列，还可以是其他的分布方式，电极的大小不做限制。

本实施方式公开一种上述半导体器件的制作方法，包括以下步骤：

在衬底上形成成核层；

在成核层上形成过渡层；

在过渡层上形成外延层；

衬底材料为硅、碳化硅或蓝宝石中的任意一种；成核层材料为氮化物材料；过渡层材料为氮化镓铝。

氮化铝外延层可以采用以下方式制成。

铝直接氮化法(directnitridationofaluminum)。1960年，taylar和lenie第一次利用al和n2高温反应的方法制备aln单晶，并成功制得直径0.5mm，长度30mm的aln晶棒和直径2～3mm的aln单晶薄片。schlessre等通过在n2气氛中气化金属al的方法，成功制得面积50mm2的aln单晶薄片,反应温度2100℃,反应时间2小时。

高氮气压溶液生长法(hnpsg-highnitrogenpressuresolutiongrowth)。将n原子溶解到液态al中，温度1800-2000k,n2压力2gpa,当溶液具有较高的过饱和度时，将得到纤锌矿结构的aln单晶，但是过高的过饱和度将导致过高的生长速度，易得到中空针状结构的aln单晶。

氢化物气相外延生长法(hvpe-hydridevaporphaseepitaxygrowth)。akasaki等第一次提出利用hvpe法制备aln单晶，主要化学反应方程式为：alcl3(g)+nh3(g)一aln(g)+3hcl(g)反应温度600-1100℃；通过对上述方法进行改进，以nh3和hcl作反应活性气体，ar作为承载气体，首先，气态hcl与金属al反应生成aicl3，然后生成的aicl3再与nh3反应生成aln,主要化学反应方程式：hcl(g)+al(l)-alcl(g)，a1cl(g)+nh3(g)-aln(s)+hcl(g)+h2(g)。通过上述方法，分别在sic衬底和蓝宝石衬底上制得厚度75um和20um的aln晶片，直径2英寸；hvpe法的突出优点是其生长速度快，可达到100um/h，大约是与金属有机气相沉积法和分子束气相外延法的100倍。

金属有机化合物化学气相沉积法(mocvd-metalorganicchemicalvapordeposition)。金属有机化学气相沉积又叫金属有机气相外延(movpe–metalorganicvaporphaseepitaxy)，它是利用有机金属热分解进行气相外延生长的先进技术，目前主要用于化合物半导体(iii-v族，ii一ⅵ族化合物)薄膜气相生长上。a1n薄膜的制备是利用氢气把金属有机化合物蒸气(如三甲基铝)和气态非金属氢化物(nh3)送入反应室，然后加热来分解化合物。总的反应式如下：al(ch3)3+nh3＝ain+3ch4。al(ch3)3是三甲基铝，又称tmai。这一方法的优点是：(1)可以控制合成原子级厚度的薄膜，即新型纳米材料薄膜。(2)可制成大面积的均匀薄膜，是典型的容易产业化的技术。(3)纯净的材料生长技术，由于它不使用液体容器及低温生长的技术，使得污染源减到了最少，比其它半导体材料生长技术的材料纯度提高了一个数量级。这一方法的缺陷是缺乏实时原位检测生长过程的技术。。

物理气相传输生长法(pvt-physicalvaportransportgrowth)。pvt法又被称为升华再凝结法(sublimationrecon-densation)，是生长aln单晶最成功的方法。其反应过程是：aln粉末首先在温度较高的坩埚底部被加热升华，成为气相aln或者al和n2；然后，经过气相传输到达温度较低的坩埚顶部，在n2气氛下重结晶，生成aln单晶。反应过程的温度为，aln的升华温度约是1800℃，但是为了获得较大的生长速率(>200um/h)和高质量的aln单晶，反应温度必须高于2100℃，但要低于2500℃，因为此时al的蒸气压达到1个大气压。

成核层一般以金属有机化学沉积法(mocvd)方法制成，也可以有上述的其他方法制作。

以下以肖特基二极管为例，进一步产生本发明半导体器件的制作方法。

如图7所示，首先在外延层上涂布光刻胶；然后采用光罩对准、曝光；完成显影后，进行金属沉积形成阴极金属膜层61；最后采用金属剥离、去除光刻胶、清洗、退火的步骤形成阴极结构。阴极金属层一般由几种金属的组合通过高温退火形成合金以减小电阻。高温退火在快速热退火炉(rta)中进行，温度一般介于700-900℃之间，通常为800℃,在氩气或氮气环境中进行，时间为30秒-90秒，目的是形成欧姆接触以减小电阻。

进一步的，如图8所示，在制作阴极之前，也可以先在氮化铝的外延层14表面刻蚀凹槽15，然后在凹槽15上制作电极。凹槽深度在5-20nm之间。凹槽的的大小和形状与前述阴极的大小和形状一样，可以是圆形、方型、长方行、椭圆型或其他形状。最后采用金属剥离、去除光刻胶、清洗、退火的步骤形成如图5所示的阴极结构。

形成阴极以后，继续在外延层上形成阳极。

如图9所示，阳极的制作步骤如下：首先在外延层14和阴极上涂布光刻胶60；然后采用光罩50对准、曝光；完成显影后，进行金属沉积形成阳极金属薄膜层62；最后采用金属剥离、去除光刻胶、清洗、退火的步骤形成阳极18，阳极的制作方法通常是通过金属蒸镀逐层沉淀到氮化铝外延层表面。

如图10所示，在阳极18和阴极17两个电极制作完成后，在上面制作钝化层19，对器件加以保护。钝化层19可以是氧化硅、氮化硅或氧化铝。本实施例以氮化硅为例。氮化硅一般通过等离子体增强化学气相沉积法(pecvd)制作，厚度为20nm-300nm。铺设好钝化层19后要对钝化层进行刻蚀，首先在钝化层上涂布光刻胶60；然后采用光罩50对准、曝光；然后进行显影、去胶；刻蚀阳极18和阴极区域17的钝化层，最后形成完整的肖特基二极管。

如图11所示，肖特基二极管制作完成后，如果衬底11厚度较大，需要对衬底进行减薄。减薄工艺的步骤如下：晶圆键合、减薄/抛光、解键合、晶圆清洗。晶圆键合在专用的键合设备中进行，将载片20与肖特基二极管的阳极18和阴极17所在的一面键合，载片20可以选用蓝宝石材料制成。减薄在研磨设备中进行，减薄之后的衬底厚度在50-250um之间。减薄以后，在衬底上形成背面金属层30；背面金属层30一般由一种或多种金属组成，如ti、tiw、ni、ag、al、au等。其中常以ti和tiw作为黏附层，防止金属与晶圆衬底剥离，厚度介于50-500a之间。背面金属层30的制作方法通常是通过金属蒸镀或溅射逐层沉淀到晶圆的衬底11上。晶圆解键合后，载片20与肖特基二极管分离。在完成晶圆解键合及清洗后，对芯片进行测试、切割、封装等步骤，在此不做详细说明。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。

以上内容是结合具体的可选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。