一种半导体器件的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种半导体器件的结构。

背景技术：

半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等优点，其应用领域正在迅速扩大。尤其近几年，随着研发力度的加大和资金的投入，led发光效率和品质得到大幅度的提升，led更是得到深入的应用。

led产业经过多年的研究和发展，一致认为生长衬底技术是gan基材料及器件的核心。目前主流的衬底技术路线是蓝宝石技术路线、si衬底技术路线、sic衬底技术路线、gan同质衬底技术，以及最新突破的复合衬底技术路线，几种技术中以蓝宝石技术路线最为成熟，且几种技术路线中各有优劣和有些还存在技术难点，其目的都是为了提高led发光效率和品质。

最新的图形化衬底有以下几种方法：方法一是在蓝宝石衬底表面或其他常规衬底表面制作sio2膜层结构形成微观图形；方法二是在蓝宝石衬底表面或其他常规衬底表面制作dbr膜层结构形成微观图形；方法三是首先在生长衬底上面沉积外延缓冲层，之后在缓冲层上制作sio2、si3n4或dbr膜层结构形成微观图形。方法一、方法二都存在一个共同的问题，那就是后续外延生长困难，如果低温生长的话，sio2膜层或dbr膜层表面会沉积多晶，外延晶体质量差，如果高温生长的话，蓝宝石衬底表面沉积不了gan或多晶，这样导致外延生长工艺条件及其苛刻，没法量产。方法三也有些难度：首先是sio2膜层结构微观图形的制作，如果用湿法刻蚀sio2图形，其图形尺寸会受到限制，只能做大，不能做小，否则不能够批量生产；更别说做到纳米级；如果用干法刻蚀sio2图形，缓冲层的表面会受到刻蚀气体的污染，造成后续外延生长困难，甚至沉积不了，条件苛刻，外延层晶体质量也提高不大，其次是单纯的sio2膜层结构对光的反射效果有限，对亮度提升有限。

对于led更高应用的要求，衬底技术还需提升和挖掘。因此，不断的挖掘衬底技术来有效提高gan基外延层及led外延结构晶体质量，改善led各项性能指标实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体器件，用于解决现有技术中的led外延窗口受到污染，外延层晶体质量不高以及各项性能有待改善的问题。

为实现上述目的及其他相关目的，本实用新型提供一种复合衬底，所述复合衬底包括：

生长衬底；

凸起结构，呈周期性间隔分布于所述生长衬底上表面；

其中，所述凸起结构包括与所述生长衬底接触的金属层或金属氧化物层保护层以及位于保护层之上的半导体介质膜层。

可选地，所述金属层或金属氧化物层保护层的材料包括镍(ni)、钛(ti)、钛的氧化物(tiox)或铟锡氧化物(ito)。

可选地，所述金属层或金属层氧化物层保护层的厚度为

可选地，所述生长衬底的材料包括al2o3、sic、si、zno、gan。

可选地，所述凸起结构的形状包括圆柱、方柱、圆锥或蒙古包。

本实用新型还提供一种半导体器件，所述半导体器件包括：

上述任一项所述的复合衬底；

氮化物缓冲层，位于所述复合衬底上表面，完全覆盖凸起结构以及凸起结构之间暴露的生长衬底；

外延过渡层，位于氮化物缓冲层表面，完全填满所述凸起结构之间的间隙；

n型外延层，位于所述外延过渡层表面；

量子阱层，位于所述n型外延层表面；

p型外延层，位于所述量子阱层表面；

p电极与n电极，分别用于所述p型外延层与所述n型外延层的电引出。

可选地，所述半导体器件的结构为正装结构、倒装结构或者垂直结构。

如上所述，在复合衬底中，加入与生长衬底接触的金属层或金属氧化物层保护层，保护层能够保护生长衬底，使得衬底晶体不会受到干法刻蚀工艺中刻蚀气体或聚合物的污染，保证生长衬底的干净且平整，为后续外延晶体的生长及半导体器件的制备提供一个无污染的生长窗口，可提高半导体器件的各项性能。

附图说明

图1显示为本实用新型复合衬底的制备方法的流程图。

图2显示为实施例一中生长衬底及衬底上表面保护层的示意图。

图3显示为实施例一中在保护层表面形成半导体介质膜层的示意图。

图4显示为通过光刻与干法刻蚀将半导体介质膜层图形化的示意图。

图5显示为通过湿法刻蚀工艺将暴露的保护层去除，形成凸起结构的示意图。

图6显示为形成凸起结构后的生长衬底的俯视图。

图7显示为本实用新型半导体器件的制作方法的流程图。

图8显示为实施例一中形成氮化物缓冲层的示意图。

图9显示为实施例一中形成外延过渡层的示意图。

图10显示为实施例一中形成n型外延层、量子阱层、p型外延层的示意图。

图11显示为实施例一中形成p电极与n电极的示意图。

图12显示为实施例二中形成半导体介质膜层的示意图。

图13显示为实施例三中光刻和刻蚀后形成凸起结构的示意图。

图14显示为实施例三中形成凸起结构后的生长衬底的俯视图。

图15显示为实施例三中半导体器件的结构示意图。

元件标号说明

11生长衬底

12保护层

13半导体介质膜层

131sio2层

132si3n4层

13＇凸起结构

14氮化物缓冲层

15外延过渡层

16n型gan层

17量子阱层

18p型gan层

191p电极

192n电极

h凸起结构高度

d凸起结构宽度

w凸起结构之间间距

21生长衬底

22保护层

231sio2层

232si3n4层

23半导体介质膜层

31生长衬底

32保护层

331sio2层

332si3n4层

33＇凸起结构

34氮化物缓冲层

35外延过渡层

36n型外延层

37量子阱层

38p型外延层

391p电极

392n电极

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图1～11所示，本实施例提供一种复合衬底及半导体器件的结构及其制备方法。

请参阅图1，本实用新型提供的一种复合衬底的制备方法，所述复合衬底的制备方法包括以下步骤：

s1：提供生长衬底；

s2：在所述生长衬底上表面形成保护层；

s3：在所述保护层上表面形成半导体介质膜层；

s4：通过光刻与干法刻蚀工艺将所述半导体介质膜层图形化，以在所述保护层上表面形成周期性间隔分布的凸起，所述凸起之间暴露出部分所述保护层；

s5：采用湿法刻蚀工艺将所述凸起之间的暴露出的保护层去除，以在所述衬底表面形成周期性的间隔分布的凸起结构。

如图2所示，请参阅图1中的s1步骤及s2步骤，提供生长衬底11以及在生长衬底上表面形成保护层12。

可选地，所述生长衬底的材料包括al2o3、sic、si、zno或gan。

可选地，所述保护层的材料为金属层或金属氧化物层，金属层可以选择镍(ni)或钛(ti)，金属氧化物层可以选择钛的氧化物(tiox)或铟锡氧化物(ito)。本实用新型加入保护层的作用为：保护生长衬底表面晶体不受到干法刻蚀中刻蚀气体或聚合物的腐蚀和污染而影响后续外延层的生长，为后续外延提供一个干净且平整的生长窗口，以及起到连接其上表面的半导体介质膜层的作用。

可选地，所述保护层的制备方法包括等离子增强化学气相沉积(pecvd)、物理气相沉积(pvd)或电子束蒸发(ebe)，保护层的厚度为

具体地，在本实施例中，采用电子束蒸发方法，在生长衬底11上表面形成氧化铟锡层作为保护层12，该氧化铟锡层的厚度为

如图3所示，进行步骤s3，在保护层12上表面形成半导体介质膜层13。

可选地，半导体介质膜层13包括sio2层、si3n4、sionx层中的至少一种。具体的，所述半导体介质膜层可以为包括sio2层、si3n4层、sionx层的单层结构，也可以为包括sio2层与si3n4层的两层结构，也可以为包括依次交替叠置的sio2层与si3n4层的多层结构，也可以为包括依次叠置的sio2层、si3n4层及sionx层的三层结构，还可以为包括依次周期性交替叠置的sio2层、si3n4层、sionx层的多层结构，还可以为包括依次非周期性交替叠置的sio2层、si3n4层、sionx层的多层结构。半导体介质膜层各层之间折射率的差异或介质膜层与半导体器件中gan层之间的折射率差异可以提高半导体器件的出光率。

可选地，所述半导体介质膜层的制备方法包括等离子增强化学气相沉积(pecvd)、物理气相沉积(pvd)或电子束蒸发(ebe)。

作为示例，步骤s3中，采用物理气相沉积方法，先在保护层12的上表面沉积一层sio2层131，然后在sio2层131上表面沉积一层si3n4层132，形成半导体介质膜层13。

如图4所示，进行步骤s4。通过光刻与干法刻蚀工艺将半导体介质膜层13图形化，以在保护层上表面形成周期性间隔分布的凸起，凸起之间暴露出部分保护层12；

如图5所示，进行步骤s5，采用湿法刻蚀工艺将凸起之间的暴露出的保护层12去除，以在生长衬底表面形成周期性的间隔分布的凸起结构13＇，其中，凸起结构包括保护层以及位于保护层之上的半导体介质膜层。

可选地，所述凸起结构的形状可以为圆柱、方柱、圆锥、或蒙古包。位于生长衬底之上的凸起结构，可以使得形成于复合衬底表面的外延层侧向生长的晶体质量更好。

可选地，凸起结构底部宽度d为0.1～10μm，相连所述凸起结构之间的间距w为0.1～5μm，所述凸起结构总体高度h为0.2～3μm。

具体的，本实施例中，凸起结构13＇为蒙古包，如图5所示及俯视图6所示。至此，本实施例的复合衬底制作完成。

通过上述工艺制作，外延生长窗口得到了保护。因为在刻蚀过程中，衬底表面很容易受到气体或聚合物的腐蚀和污染，且难以清洗干净，衬底表面晶体被破坏，对后续外延生长很不利，难以形成高质量的外延层，而本实施例中加入保护层，能够使衬底表面不受影响，为后续外延层提供一个干净且平整的生长窗口，可以很容易的生长出高质量的外延层。同时，位于生长衬底之上的凸起结构，可以使得形成于复合衬底表面的外延层侧向生长的晶体质量更好，而且，具有多层结构的半导体介质膜层各层之间存在的折射率差或半导体介质膜层与在复合衬底表面形成的半导体器件中的gan层存在的折射率差，可以提高在复合衬底表面形成的半导体器件的出光率。

本实施例还提供了一种半导体器件的结构及其制备方法，如图7所示，半导体器件的制备方法包括以下步骤：

s6：采用如上述步骤制备的复合衬底；

s7：在所述复合衬底上表面形成氮化物缓冲层，完全覆盖凸起结构及凸起结构之间暴露的生长衬底；

s8：在所述氮化物缓冲层表面形成外延过渡层，完全填满所述凸起结构之间的间隙；

s9：在所述外延过渡层表面依次至少形成n型外延层、量子阱层和p型外延层；

s10：刻蚀并沉积p电极及n电极，分别用于所述p型外延层与所述n型外延层的电引出。

如图7所示，参阅步骤s6，采用通过步骤s1～s5制备完成的复合衬底。

如图8所示，进行步骤s7，在依照上述步骤制备好的复合衬底表面形成氮化物缓冲层14，所述氮化物缓冲层完全覆盖所述凸起结构及凸起结构之间裸露的生长衬底。

可选地，所述氮化物缓冲层的材料可以为alxga1-xn层，其中，0≤x≤0.5；也可以为bn层；还可以为aln层，aln层的晶向为(0001)晶向。

可选地，所述氮化物缓冲层的制备方法包括金属有机化学气相沉积(mocvd)、氢化物气相外延(hvpe)或物理气相沉积(pvd)，所述氮化物缓冲层的厚度为

作为示例，可以采用mocvd或pvd工艺在所述复合衬底上表面形成氮化物缓冲层14，氮化物缓冲层的厚度为

如图9所示，进行步骤s8，在所述氮化物缓冲层表面形成外延过渡层15，外延过渡层填满所述凸起结构之间的间隙。

可选地，所述外延过渡层的材料包括gan、algan、aln、ingan或alingan。外延过渡层可以为上述材料的单层结构，也可以为上述材料组成的多层结构。上述材料还可以是掺si形成的n型半导体材料或掺mg形成的p型半导体材料。

可选地，所述外延过渡层的制备方法包括金属有机化学气相沉积(mocvd)、氢化物气相外延(hvpe)，所述外延过渡层的厚度为1～10μm。

作为示例，本实施例选用algan作为外延过渡层的材料，外延过渡层的厚度为5μm。

如图10所示，进行步骤s9，在所述外延过渡层表面依次至少形成n型外延层16、量子阱层17、p型外延层18。

作为示例，本实施例采用mocvd工艺在所述外延过渡层表面依次沉积n型外延层、量子阱层、p型外延层。

进行步骤s10，刻蚀并沉积p电极及n电极，形成n型外延层与p型外延层的电连通。

可选地，步骤s10可以是刻蚀并沉积p电极与n电极，使得p电极与n型电极位于半导体器件的同一侧，形成正装结构；也可以沉积p电极与n电极，使得p电极与n电极分别位于半导体器件的两侧，形成垂直结构；还可以将所述正装结构倒置，形成倒装结构。

作为示例，如图11所示，先采用光刻刻蚀工艺去除部分量子阱层17及部分p型外延层18以暴露出所述n型外延层15形成台阶结构，而后再在所述n型外延层15表面形成n电极192；同时，在p型外延层18表面形成p电极191，形成正装结构。

通过上述工艺制作，外延生长窗口得到了保护，不会受到干法刻蚀过程中刻蚀气体或聚合物的腐蚀和污染，使得后续进行外延层的生长更加容易，生长工艺窗口更大，可工业化生产，这层保护层对后续高质量的外延生长起到至关性的作用。同时，位于生长衬底之上的凸起结构，可以使得形成于复合衬底表面的外延层侧向生长的晶体质量更好，而且，具有多层结构的半导体介质膜层各层之间存在的折射率差或半导体介质膜层与在复合衬底表面形成的半导体器件中的gan层存在的折射率差，可以提高在复合衬底表面形成的半导体器件的出光率。

实施例二

本实施与实施例一采用了相似的技术手段，所不同的是，如图12所示，半导体介质膜层是由sio2与si3n4周期性叠加而成，即在步骤s2中，首先在保护层22的上表面沉积一层sio2层231，然后在sio2层231上表面沉积一层si3n4层232，再在si3n4层232表面沉积一层sio2层231，再然后在sio2层231表面沉积一层si3n4层232，形成具有四层结构的半导体介质膜层23。其他步骤与实施例一的步骤相同。本实施例所制备的复合衬底及半导体器件，由于半导体介质膜层具有多层结构，半导体介质膜层的反射效果更好，出光效率更高。

实施例三

本实施例与实施例一采用了相似的技术手段，所不同的是，在步骤s4及s5中，通过光刻与干法刻蚀工艺将所述半导体介质膜层33图形化，并采用湿法刻蚀工艺去除暴露的保护层32，得到了在生长衬底31表面周期性间隔分布的凸起结构33＇，如图13所示。本实施例的凸起结构33＇为方柱，其俯视图如图14所示。本实施例所采用的其他工艺方法及结构与实施例一相同，最终得的的半导体器件的结构如图15所示。本实施例所制备的复合衬底及半导体器件，亦可以得到出光率提升的led芯片。

综上所述，本实用新型提供一种半导体器件的结构，通过先在生长衬底上表面形成保护层，然后在保护层表面形成半导体介质膜层，再采用干法刻蚀工艺图形化半导体介质膜层，采用湿法刻蚀工艺去除暴露的保护层，在生长衬底表面形成周期性间隔分布的凸起结构。在复合衬底中，保护层起到保护生长衬底的作用，使得衬底晶体不会受到干法刻蚀工艺中刻蚀气体或聚合物的污染，为后续外延生长提供一个干净且平整的生长窗口，可实现工业化量产；同时，本实用新型的复合衬底之上的周期性间隔分布的凸起结构，可以使得在复合衬底表面形成的外延层侧向生长的晶体质量更好，而且，由于凸起结构包括一层或多层结构的半导体介质膜层，半导体介质膜层各层之间存在的折射率差或半导体介质膜层与在复合衬底表面形成的半导体器件中的gan层存在的折射率差，可以提高在复合衬底表面形成的半导体器件的出光率。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。