红外焦平面探测器芯片及其制备方法与流程

本公开涉及半导体器件技术领域，具体涉及一种红外焦平面探测器芯片及其制备方法。

背景技术：

红外探测器技术是红外技术的核心，红外探测器的发展引领也制约着红外技术的发展。红外焦平面探测器主要由探测器芯片、读出电路、金属杜瓦、制冷机及处理电路等部分组成。如图1所示，探测器芯片、读出电路通过倒装互连的方式形成芯片组封装在金属杜瓦内，金属杜瓦提供探测器芯片工作所需的真空环境并且提供光学接口及电学接口，制冷机提供探测器工作所需的低温环境，读出电路及外围处理电路进行电学信号的存储、放大、转换等处理。

随着红外焦平面探测器阵列规模越来越大，探测距离越来越远，探测灵敏度不断提高，探测器芯片的响应均匀性成为制约探测器性能的重要因素之一。

如图2所示，红外焦平面探测器芯片由一组红外光敏元阵列构成，各光敏元中心距相等，光敏元尺寸(pn结结区尺寸)相同。以光伏型红外焦平面探测器芯片为例，它的光敏元是由光电二极管阵列构成的，每个光电二极管都工作在反向偏置状态，其中公共电极环绕光电二级管阵列。根据光电二极管pn结制备结构的不同，又可将红外焦平面探测器芯片分为如图3所示的平面结型(包括衬底101、掺杂区103、介质膜层102、第一接触孔104、第二接触孔105、第一电极金属层106和第二电极金属层107)和如图4所示的台面结型(包括衬底201、掺杂区203、介质膜层202、第一接触孔204、第二接触孔205、第一电极金属层206和第二电极金属层207)。

由于红外热成像光学系统的限制，使得红外焦平面探测器组件的冷屏开口及高度尺寸需要在一个合理的范围内，为此探测器芯片掺杂区阵列中心区域与边缘的光敏元接收到的红外入射辐射量存在一定的差异，造成掺杂区阵列中心区域的光敏元的响应信号大，掺杂区阵列边缘的光敏元响应信号小，如图5所示。随着焦平面探测器芯片阵列规模越来越大，芯片中心与边缘的光敏元响应信号差异也会变大，进而对响应均匀性产生比较大的影响。

技术实现要素：

针对上述问题，本公开提供了一种红外焦平面探测器芯片及其制备方法，解决了现有技术中红外焦平面探测器芯片中心与边缘的光敏元响应信号差异对响应均匀性产生比较大的影响的技术问题。

第一方面，本公开提供一种红外焦平面探测器芯片，包括：

第一导电类型衬底；

位于所述衬底表面内或表面上的呈阵列排列的若干第二导电类型掺杂区；其中，位于所述衬底表面内的所述掺杂区与所述衬底之间形成平面pn结，位于所述衬底表面上的所述掺杂区与所述衬底之间形成台面pn结，所有所述掺杂区构成掺杂区阵列，各个所述掺杂区的尺寸沿所述掺杂区阵列中心至所述掺杂区阵列边缘的方向逐渐增大；

位于所述掺杂区上方且覆盖所述掺杂区表面和所述衬底表面的介质膜层；

位于所述介质膜层上方且设置于所述掺杂区对应位置处的第一电极金属层；其中，所述第一电极金属层通过第一接触孔与其对应的所述掺杂区形成欧姆接触，以构成光敏元。

根据本公开的实施例，优选地，各个所述掺杂区的尺寸被选择成使得各个位置处的所述光敏元的响应信号一致。

根据本公开的实施例，优选地，还包括：

位于所述介质膜层上方且设置于所述掺杂区阵列周围的第二电极金属层；其中，所述第二电极金属层通过第二接触孔与所述衬底形成欧姆接触。

第二方面，本公开提供一种红外焦平面探测器芯片的制备方法，包括：

提供第一导电类型衬底；

在所述衬底上方形成覆盖所述衬底表面介质膜层；

在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成呈阵列排列的若干离子注入窗口；

通过所述离子注入窗口，注入高能离子到所述衬底表面内，以在所述衬底表面内形成呈阵列排列的若干第二导电类型掺杂区；其中，各个所述掺杂区与所述衬底之间形成平面pn结，所有所述掺杂区构成掺杂区阵列，各个所述掺杂区的尺寸沿所述掺杂区阵列中心至所述掺杂区阵列边缘的方向逐渐增大；

去除所述光刻胶掩膜层；

在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔；

在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层；其中，所述第一电极金属层通过所述第一接触孔与其对应的所述掺杂区形成欧姆接触，以构成光敏元。

根据本公开的实施例，优选地，在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔，包括以下步骤：

在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔，以及于所述掺杂区阵列周围形成穿过所述介质膜层并延伸至所述衬底内的第二接触孔。

根据本公开的实施例，优选地，在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层，包括以下步骤：

在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层，以及于所述掺杂区阵列周围形成第二电极金属层；其中，所述第二电极金属层通过所述第二接触孔与所述衬底形成欧姆接触。

第三方面，本公开提供一种红外焦平面探测器芯片的制备方法，包括：

提供第一导电类型衬底；

注入高能离子到所述衬底表面内，以在所述衬底表面内形成整面的第二导电类型离子注入区；

在所述衬底上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以形成刻蚀窗口，以及呈阵列排列的光刻胶图案；

通过所述刻蚀窗口，刻蚀所述刻蚀窗口对应位置处的所述衬底和所述离子注入区，以在所述衬底表面上形成呈阵列排列的若干第二导电类型掺杂区；其中，所述掺杂区与所述衬底之间形成台面pn结，所有所述掺杂区构成掺杂区阵列，各个所述掺杂区的尺寸沿所述掺杂区阵列中心至所述掺杂区阵列边缘的方向逐渐增大；

去除所述光刻胶图案；

在所述衬底上方形成覆盖所述掺杂区表面和所述衬底表面的介质膜层；

在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔；

在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层；其中，所述第一电极金属层通过所述第一接触孔与其对应的所述掺杂区形成欧姆接触，以构成光敏元。

根据本公开的实施例，优选地，在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔，包括以下步骤：

在所述介质膜层上形成穿过所述介质膜层并延伸至所述掺杂区内的第一接触孔，以及于所述掺杂区阵列周围形成穿过所述介质膜层并延伸至所述衬底内的第二接触孔。

根据本公开的实施例，优选地，在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层，包括以下步骤：

在所述介质膜层上方于所述掺杂区对应位置处形成第一电极金属层，以及于所述掺杂区阵列周围形成第二电极金属层；其中，所述第二电极金属层通过所述第二接触孔与所述衬底形成欧姆接触。

采用上述技术方案，至少能够达到如下技术效果：

本公开提供一种红外焦平面探测器芯片及其制备方法，所述红外焦平面探测器芯片包括位于所述衬底表面内或表面上的呈阵列排列的若干第二导电类型掺杂区；其中，各个所述掺杂区的尺寸沿所述掺杂区阵列中心至所述掺杂区阵列边缘的方向逐渐增大；位于所述掺杂区上方且覆盖所述掺杂区表面和所述衬底表面的介质膜层；位于所述介质膜层上方且设置于所述掺杂区对应位置处的第一电极金属层；其中，所述第一电极金属层通过第一接触孔与其对应的所述掺杂区形成欧姆接触，以构成光敏元。在保证探测器芯片性能、不改变光敏元中心距且不增加工艺流程及工艺复杂性的基础上，只通过适当改变掺杂区尺寸(光敏元尺寸)，实现探测器芯片边缘与中心区域各光敏元的响应信号基本保持一致，可有效提升红外探测器响应均匀性。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是现有的红外焦平面探测器在金属杜瓦内部结构示意图；

图2是现有的红外焦平面探测器芯片的正面俯视示意图；

图3是现有的平面结型的红外焦平面探测器芯片的剖面结构示意图；

图4是现有的台面结型的红外焦平面探测器芯片的剖面结构示意图；

图5是现有的红外焦平面探测器芯片的响应信号示意图；

图6是本公开一示例性实施例示出的一种平面结型的红外焦平面探测器芯片的正面俯视示意图；

图7是本公开一示例性实施例示出的一种平面结型的红外焦平面探测器芯片的剖面结构示意图；

图8是本公开一示例性实施例示出的一种红外焦平面探测器芯片的响应信号示意图；

图9是本公开一示例性实施例示出的一种台面结型的红外焦平面探测器芯片的正面俯视示意图；

图10是本公开一示例性实施例示出的一种台面结型的红外焦平面探测器芯片的剖面结构示意图；

图11是本公开一示例性实施例示出的一种平面结型的红外焦平面探测器芯片的制备方法的流程示意图；

图12-18是本公开一示例性实施例示出的一种平面结型的红外焦平面探测器芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图；

图19是本公开一示例性实施例示出的一种台面结型的红外焦平面探测器芯片的制备方法的流程示意图；

图20-28是本公开一示例性实施例示出的一种台面结型的红外焦平面探测器芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图。

具体实施方式

以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。

为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

实施例一

如图6和图7所示，本公开实施例提供一种平面结型的红外焦平面探测器芯片，包括衬底301、掺杂区303、介质膜层302、第一接触孔304、第二接触孔305、第一电极金属层306和第二电极金属层307。

示例性地，衬底301为第一导电类型的半导体材料晶片，如锑化铟、碲镉汞等。

本实施例中，掺杂区303为第二导电类型的掺杂区，掺杂区303位于衬底301表面内，即掺杂区303的上表面与衬底301的上表面平齐。且若干掺杂区303呈阵列排列，构成掺杂区阵列(图中未标注)。以p型的碲镉汞(hgcdte)衬底为例，可将硼离子注入到p型的hgcdte衬底上，形成了n型掺杂区，这是由于硼离子注入p型hgcdte衬底后，通过破坏hgcdte的晶格，产生hg填隙(hg间隙原子)，因此获得n型掺杂。

掺杂区303与衬底301之间形成平面pn结，各个掺杂区303的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。也就是说，掺杂区阵列中心的掺杂区303的尺寸小于掺杂区阵列边缘的掺杂区303的尺寸，沿掺杂区阵列中心至掺杂区阵列边缘的方向，掺杂区303的尺寸变化趋势可以为线性增加，也可以为阶梯式增加。

各个掺杂区303的尺寸的具体大小根据实际情况进行设定，各个掺杂区303的尺寸被选择成使得各个位置处的光敏元的响应信号一致。

由于掺杂区阵列中心区域与边缘的光敏元接收到的红外入射辐射量存在一定的差异，造成中心区域的光敏元响应信号大，掺杂区阵列边缘的光敏元响应信号小，而光敏元响应信号大小与光敏元的掺杂区303(pn结结区)的尺寸大小正相关，所以通过增加边缘的光敏元的掺杂区303(pn结结区)的尺寸，可以增大边缘的光敏元响应信号；或通过减小中心的光敏元的掺杂区303(pn结结区)的尺寸，可以减小中心的光敏元响应信号，这样就可以使得各位置处的光敏元响应信号趋于一致，从而提升探测器响应均匀性。

介质膜层302位于掺杂区303上方且覆盖掺杂区303表面和衬底301表面，介质膜层302可以为氮化硅、二氧化硅、硫化锌等。

第一电极金属层306和第二电极金属层307均位于介质膜层302上方，第一电极金属层306设置于掺杂区303对应位置处，第一电极金属层306通过第一接触孔304与其对应的掺杂区303形成欧姆接触，以构成光敏元。第二电极金属层307设置于掺杂区阵列周围，第二电极金属层307通过第二接触孔305与掺杂区303形成欧姆接触。

本实施例提供的红外焦平面探测器芯片的响应信号示意图如图8所示，可见，掺杂区阵列边缘与掺杂区阵列中心区域的光敏元响应信号的差异很小，趋于一致，从而使得红外焦平面探测器的响应均匀性可以有效提高。

对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为n型时，第二导电类型为p型；第一导电类型为p型时，第二导电类型为n型。

本实施例提供一种平面结型的红外焦平面探测器芯片，在保证探测器芯片性能、不改变光敏元中心距且不增加工艺流程及工艺复杂性的基础上，只通过适当改变掺杂区303尺寸(光敏元尺寸)，实现探测器芯片边缘与中心区域各光敏元的响应信号基本保持一致，可有效提升红外探测器响应均匀性。

实施例二

如图9和图10所示，本公开实施例提供一种台面结型的红外焦平面探测器芯片，包括衬底401、掺杂区403、介质膜层402、第一接触孔404、第二接触孔405、第一电极金属层406和第二电极金属层407。

示例性地，衬底401为第一导电类型的半导体材料晶片，如锑化铟、碲镉汞等。

本实施例中，掺杂区403为第二导电类型的掺杂区，掺杂区403位于衬底401表面上，即掺杂区403的下表面与衬底401的上表面平齐，且若干掺杂区403呈阵列排列，构成掺杂区阵列(图中未标注)。以p型的碲镉汞(hgcdte)衬底为例，可将硼离子注入到p型的hgcdte衬底上，形成了n型掺杂区，这是由于硼离子注入p型hgcdte衬底后，通过破坏hgcdte的晶格，产生hg填隙(hg间隙原子)，因此获得n型掺杂。

掺杂区403与衬底401之间形成台面pn结，各个掺杂区403的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。也就是说，掺杂区阵列中心的掺杂区403的尺寸小于掺杂区阵列边缘的掺杂区403的尺寸，沿掺杂区阵列中心至掺杂区阵列边缘的方向，掺杂区403的尺寸变化趋势可以为线性增加，也可以为阶梯式增加。

各个掺杂区403的尺寸的具体大小根据实际情况进行设定，各个掺杂区403的尺寸被选择成使得各个位置处的光敏元的响应信号一致。

由于掺杂区阵列中心区域与边缘的光敏元接收到的红外入射辐射量存在一定的差异，造成中心区域的光敏元响应信号大，掺杂区阵列边缘的光敏元响应信号小，而光敏元响应信号大小与光敏元的掺杂区403(pn结结区)的尺寸大小正相关，所以通过增加边缘的光敏元的掺杂区403(pn结结区)的尺寸，可以增大边缘的光敏元响应信号；或通过减小中心的光敏元的掺杂区403(pn结结区)的尺寸，可以减小中心的光敏元响应信号，这样就可以使得各位置处的光敏元响应信号趋于一致，从而提升探测器响应均匀性。

介质膜层402位于掺杂区403上方且覆盖掺杂区403表面(包括上表面和侧面)和衬底401表面，介质膜层402可以为氮化硅、二氧化硅、硫化锌等。

第一电极金属层406和第二电极金属层407均位于介质膜层402上方，第一电极金属层406设置于掺杂区403对应位置处，第一电极金属层406通过第一接触孔404与其对应的掺杂区403形成欧姆接触，以构成光敏元。第二电极金属层407设置于掺杂区阵列周围，第二电极金属层407通过第二接触孔405与掺杂区403形成欧姆接触。

对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为n型时，第二导电类型为p型；第一导电类型为p型时，第二导电类型为n型。

本实施例提供一种台面结型的红外焦平面探测器芯片，在保证探测器芯片性能、不改变光敏元中心距且不增加工艺流程及工艺复杂性的基础上，只通过适当改变掺杂区403尺寸(光敏元尺寸)，实现探测器芯片边缘与中心区域各光敏元的响应信号基本保持一致，可有效提升红外探测器响应均匀性。

实施例三

本实施例提供一种平面结型的红外焦平面探测器芯片的制备方法。图11是本公开实施例示出的一种平面结型的红外焦平面探测器芯片的制备方法的流程示意图。图12-图18是本公开实施例示出的一种平面结型的红外焦平面探测器芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图。下面，参照图11和图12-图18来描述本公开实施例提出的平面结型的红外焦平面探测器芯片的制备方法一个示例性方法的详细步骤。

如图11所示，本实施例的平面结型的红外焦平面探测器芯片的制备方法，包括如下步骤：

步骤s101：提供第一导电类型衬底301。

衬底301为第一导电类型的半导体材料晶片，如锑化铟、碲镉汞等。

步骤s102：如图12所示，在衬底301上方形成覆盖衬底301表面介质膜层302。

介质膜层302可以为氮化硅、二氧化硅、硫化锌等。

本实施例中，介质膜层302作为后续离子注入的阻挡层，具有减小注入损伤的作用，保护其下方的衬底301。

步骤s103：在介质膜层302上方形成光刻胶掩膜层308，并对光刻胶掩膜层308进行图案化处理，以在光刻胶掩膜层308上形成呈阵列排列的若干离子注入窗口。

具体的，通过曝光、显影工艺对光刻胶掩膜层308进行图案化处理。显影之后，还需要对图案化之后的光刻胶掩膜层308进行坚膜工艺。

如果选用正性光刻胶光刻工艺，图形区域为透光区域；如果选用负性光刻胶光刻工艺，图形区域为非透光区域。

步骤s104：如图13和14所示，通过离子注入窗口，注入高能离子到衬底301表面内，以在衬底301表面内形成呈阵列排列的若干第二导电类型掺杂区303；其中，各个掺杂区303与衬底301之间形成平面pn结，所有掺杂区303构成掺杂区阵列(图中未标注)，各个掺杂区303的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。

掺杂区303的上表面与衬底301的上表面平齐。且若干掺杂区303呈阵列排列，构成掺杂区阵列。以p型的碲镉汞(hgcdte)衬底为例，可将硼离子注入到p型的hgcdte衬底上，形成了n型掺杂区，这是由于硼离子注入p型hgcdte衬底后，通过破坏hgcdte的晶格，产生hg填隙(hg间隙原子)，因此获得n型掺杂。

掺杂区303与衬底301之间形成平面pn结，各个掺杂区303的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。也就是说，掺杂区阵列中心的掺杂区303的尺寸小于掺杂区阵列边缘的掺杂区303的尺寸，沿掺杂区阵列中心至掺杂区阵列边缘的方向，掺杂区303的尺寸变化趋势可以为线性增加，也可以为阶梯式增加。

各个掺杂区303的尺寸的具体大小根据实际情况进行设定，各个掺杂区303的尺寸被选择成使得各个位置处的光敏元的响应信号一致。

由于掺杂区阵列中心区域与边缘的光敏元接收到的红外入射辐射量存在一定的差异，造成中心区域的光敏元响应信号大，掺杂区阵列边缘的光敏元响应信号小，而光敏元响应信号大小与光敏元的掺杂区303(pn结结区)的尺寸大小正相关，所以通过增加边缘的光敏元的掺杂区303(pn结结区)的尺寸，可以增大边缘的光敏元响应信号；或通过减小中心的光敏元的掺杂区303(pn结结区)的尺寸，可以减小中心的光敏元响应信号，这样就可以使得各位置处的光敏元响应信号趋于一致，从而提升探测器响应均匀性。

步骤s105：去除光刻胶掩膜层308。

步骤s106：如图15和16所示，在介质膜层302上形成穿过介质膜层302并延伸至掺杂区303内的第一接触孔304。

具体的，步骤s106包括以下步骤：

在介质膜层302上形成穿过介质膜层302并延伸至掺杂区303内的第一接触孔304，以及于掺杂区阵列周围形成穿过介质膜层302并延伸至衬底301内的第二接触孔305。

具体的，通过匀胶、曝光、显影工艺在介质膜层302上形成接触孔刻蚀窗口，通过接触孔刻蚀窗口，采用湿法刻蚀或者干法刻蚀的工艺，在介质膜层302上形成穿过介质膜层302并延伸至掺杂区303内的第一接触孔304，以及于掺杂区阵列周围形成穿过介质膜层302并延伸至衬底301内的第二接触孔305。

步骤s107：如图17和18所示，在介质膜层302上方于掺杂区303对应位置处形成第一电极金属层；其中，第一电极金属层306通过第一接触孔304与其对应的掺杂区303形成欧姆接触，以构成光敏元。

具体的，步骤s107包括以下步骤：

在介质膜层302上方于掺杂区303对应位置处形成第一电极金属层，以及于掺杂区阵列周围形成第二电极金属层；其中，第二电极金属层307通过第二接触孔305与衬底301形成欧姆接触。

具体的，在介质膜层302上方沉积电极金属层，然后通过掩膜版刻蚀，于掺杂区303对应位置处形成第一电极金属层，以及于掺杂区阵列周围形成第二电极金属层。

对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为n型时，第二导电类型为p型；第一导电类型为p型时，第二导电类型为n型。

本实施例提供一种平面结型的红外焦平面探测器芯片的制备方法，在保证探测器芯片性能、不改变光敏元中心距且不增加工艺流程及工艺复杂性的基础上，只通过适当改变掺杂区303尺寸(光敏元尺寸)，实现探测器芯片边缘与中心区域各光敏元的响应信号基本保持一致，可有效提升红外探测器响应均匀性。

实施例四

本实施例提供一种台面结型的红外焦平面探测器芯片的制备方法。图19是本公开实施例示出的一种台面结型的红外焦平面探测器芯片的制备方法的流程示意图。图20-图28是本公开实施例示出的一种台面结型的红外焦平面探测器芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图。下面，参照图19和图20-图28来描述本公开实施例提出的台面结型的红外焦平面探测器芯片的制备方法一个示例性方法的详细步骤。

如图19所示，本实施例的台面结型的红外焦平面探测器芯片的制备方法，包括如下步骤：

步骤s201：提供第一导电类型衬底401。

衬底401为第一导电类型的半导体材料晶片，如锑化铟、碲镉汞等。

步骤s202：如图20所示，注入高能离子到衬底401表面内，以在衬底401表面内形成整面的第二导电类型离子注入区409。

离子注入区409与衬底401形成pn结。

以p型的碲镉汞(hgcdte)衬底为例，可将硼离子注入到p型的hgcdte衬底上，形成了n型离子注入区，这是由于硼离子注入p型hgcdte衬底后，通过破坏hgcdte的晶格，产生hg填隙(hg间隙原子)，因此获得n型掺杂。

步骤s203：如图21和22所示，在衬底401上方形成光刻胶掩膜层408，并对光刻胶掩膜层408进行图案化处理，以形成刻蚀窗口，以及呈阵列排列的光刻胶图案。

具体的，通过曝光、显影工艺对光刻胶掩膜层408进行图案化处理。显影之后，还需要对图案化之后的光刻胶掩膜层408进行坚膜工艺。

如果选用正性光刻胶光刻工艺，图形区域为透光区域；如果选用负性光刻胶光刻工艺，图形区域为非透光区域。

步骤s204：通过刻蚀窗口，刻蚀窗口对应位置处的衬底401和离子注入区409，以在衬底401表面上形成呈阵列排列的若干第二导电类型掺杂区403；其中，掺杂区403与衬底401之间形成台面pn结，所有掺杂区403构成掺杂区阵列，各个掺杂区403的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。

刻蚀工艺可采用湿法刻蚀或干法刻蚀。

刻蚀深度大于或等于离子注入区409的深度，使得掺杂区403的下表面与剩余衬底401的上表面平齐。

且若干掺杂区403呈阵列排列，构成掺杂区阵列。

掺杂区403与衬底401之间形成台面pn结，各个掺杂区403的尺寸沿掺杂区阵列中心至掺杂区阵列边缘的方向逐渐增大。也就是说，掺杂区阵列中心的掺杂区403的尺寸小于掺杂区阵列边缘的掺杂区403的尺寸，沿掺杂区阵列中心至掺杂区阵列边缘的方向，掺杂区403的尺寸变化趋势可以为线性增加，也可以为阶梯式增加。

各个掺杂区403的尺寸的具体大小根据实际情况进行设定，各个掺杂区403的尺寸被选择成使得各个位置处的光敏元的响应信号一致。

由于掺杂区阵列中心区域与边缘的光敏元接收到的红外入射辐射量存在一定的差异，造成中心区域的光敏元响应信号大，掺杂区阵列边缘的光敏元响应信号小，而光敏元响应信号大小与光敏元的掺杂区403(pn结结区)的尺寸大小正相关，所以通过增加边缘的光敏元的掺杂区403(pn结结区)的尺寸，可以增大边缘的光敏元响应信号；或通过减小中心的光敏元的掺杂区403(pn结结区)的尺寸，可以减小中心的光敏元响应信号，这样就可以使得各位置处的光敏元响应信号趋于一致，从而提升探测器响应均匀性。

步骤s205：如图23和24所示，去除光刻胶图案。

步骤s206：在衬底401上方形成覆盖掺杂区403表面和衬底401表面的介质膜层402。

其中，介质膜层402可以为氮化硅、二氧化硅、硫化锌等。

步骤s207：如图25和26所示，在介质膜层402上形成穿过介质膜层402并延伸至掺杂区403内的第一接触孔404。

具体的，步骤s207包括以下步骤：

在介质膜层402上形成穿过介质膜层402并延伸至掺杂区403内的第一接触孔404，以及于掺杂区阵列周围形成穿过介质膜层402并延伸至衬底401内的第二接触孔405。

具体的，通过匀胶、曝光、显影工艺在介质膜层402上形成接触孔刻蚀窗口，通过接触孔刻蚀窗口，采用湿法刻蚀或者干法刻蚀的工艺，在介质膜层402上形成穿过介质膜层402并延伸至掺杂区403内的第一接触孔404，以及于掺杂区阵列周围形成穿过介质膜层402并延伸至衬底401内的第二接触孔405。

步骤s208：如图27和28所示，在介质膜层402上方于掺杂区403对应位置处形成第一电极金属层；其中，第一电极金属层406通过第一接触孔404与其对应的掺杂区403形成欧姆接触，以构成光敏元。

具体的，步骤s208包括以下步骤：

在介质膜层402上方于掺杂区403对应位置处形成第一电极金属层406，以及于掺杂区阵列周围形成第二电极金属层407；其中，第二电极金属层407通过第二接触孔405与衬底401形成欧姆接触。

具体的，在介质膜层402上方沉积电极金属层，然后通过掩膜版刻蚀，于掺杂区403对应位置处形成第一电极金属层407，以及于掺杂区阵列周围形成第二电极金属层406。

对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为n型时，第二导电类型为p型；第一导电类型为p型时，第二导电类型为n型。

本实施例提供一种台面结型的红外焦平面探测器芯片的制备方法，在保证探测器芯片性能、不改变光敏元中心距且不增加工艺流程及工艺复杂性的基础上，只通过适当改变掺杂区403尺寸(光敏元尺寸)，实现探测器芯片边缘与中心区域各光敏元的响应信号基本保持一致，可有效提升红外探测器响应均匀性。

以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。