一种改善半导体器件可靠性的结构的制作方法

本实用新型涉及一种改善半导体器件可靠性的结构。

背景技术：

化合物半导体,如砷化镓常会遇到可靠性验证失效的问题,尤其在高温高湿及带电压的测试环境下。砷化镓等半导体器件具有金属线层，金属线层100的表面覆盖有保护层102，现行制程会沉积粘附层103(如金属钛ti)在金属线层(如金属金au)与保护层(如氮化硅sin)之间以增进金属金和保护层氮化硅之粘附性,但目前仅能沉积钛在金属线层100上半部,侧壁并无沉积金属钛,而侧壁的面积较顶壁面积大得多，为保护层氮化硅附着的较大区域,故更需沉积金属钛,以增进保护层氮化硅在侧壁金属金上的附着性。如果金属金和保护层氮化硅之间没有结合好,在高温高湿测试时,水气容易渗透进金属和保护层间,而造成可靠性失效。

技术实现要素：

本实用新型提供了一种改善半导体器件可靠性的结构，其克服了背景技术中所述的现有技术的不足。

本实用新型解决其技术问题所采用的技术方案是：

一种改善半导体器件可靠性的结构，该半导体器件具有金属线层，该金属线层的表面覆盖有保护层；其特征在于：该金属线层的侧壁与该保护层之间具有能够提高金属线层与保护层之粘附性的粘附层。

一实施例之中：该金属线层为金层，该保护层为氮化硅层，该粘附层为钛层。(请补充说明该三个材料层可选择的其他材料可能情况)。

一实施例之中：该粘附层的厚度在30-90um之间。

一实施例之中：该金属线层的截面为上窄下宽的梯形结构。

一实施例之中：该半导体器件为砷化镓器件、磷化铟器件、氮化镓器件中的任一种。

本技术方案与背景技术相比，它具有如下优点：

在金属线层的侧壁与保护层之间具有粘附层，故可用来增进金属线层之侧壁和保护层的黏附性及结合紧密性，进而改善半导体器件的可靠性。

附图说明

下面结合附图和实施例对本实用新型作进一步说明。

图1为背景技术中所述的现有金属线层的结构示意图。

图2为本实施例所述的金属线层的结构示意图。

具体实施方式

请查阅图2，一种改善半导体器件可靠性的结构，该半导体器件具有金属线层10，该金属线层10的表面覆盖有保护层12；该金属线层10的侧壁与保护层12之间具有能够提高金属线层10与保护层12之粘附性的粘附层13。

该金属线层10为金层，该保护层12为氮化硅层，该粘附层13为钛层。(请补充说明该三个材料层可选择的其他材料可能情况)。

该粘附层13的厚度在30-90um之间。

该金属线层10的截面可以是矩形结构或上窄下宽的梯形结构。

该半导体器件可为砷化镓器件、磷化铟器件、氮化镓器件中的任一种。

一较佳实施方式中，砷化镓器件的金属线层的制作工艺包括如下步骤：

(1)金属沉积,在砷化镓制程,一般沉积金属金(au),可采用蒸镀工艺或电镀工艺及结合反式曝光显影制程给金属线层镀金。

(2)沉积金属钛，给整个金属线层的表面沉积钛，可采用溅镀制程,保证侧壁亦可沉积到金属钛。

(3)用正式显影制程,将沉积金属钛后的图型(金属线层),以光阻包覆,光罩上的图型是正型图型，调整黄光能量及井深,以使光阻罩住图型(金属线层)左右两侧边0.2um处。

(4)采用刻蚀制程，如干法等离子体蚀制,去除没光阻保护的金属钛。

(5)在金属线层表面沉积氮化硅保护层,及封装打线测试开口。

本实用新型通过在金属线层的侧壁与保护层之间沉积粘附层，来保证金属线层与保护层之间具有较好的黏附性，确保保护层紧密地粘附在金属线层上，避免水汽容易渗透进金属和保护层间,而造成可靠性失效。

以上所述，仅为本实用新型较佳实施例而已，故不能依此限定本实用新型实施的范围，即依本实用新型专利范围及说明书内容所作的等效变化与修饰，皆应仍属本实用新型涵盖的范围内。

技术特征：

1.一种改善半导体器件可靠性的结构，该半导体器件具有金属线层，该金属线层的表面覆盖有保护层；其特征在于：该金属线层的侧壁与该保护层之间具有能够提高金属线层与保护层之粘附性的粘附层。

2.根据权利要求1所述的一种改善半导体器件可靠性的结构，其特征在于：该金属线层为金层，该保护层为氮化硅层，该粘附层为钛层。

3.根据权利要求1或2所述的一种改善半导体器件可靠性的结构，其特征在于：该粘附层的厚度在30-90um之间。

4.根据权利要求1或2所述的一种改善半导体器件可靠性的结构，其特征在于：该金属线层的截面为上窄下宽的梯形结构。

5.根据权利要求1或2所述的一种改善半导体器件可靠性的结构，其特征在于：该半导体器件为砷化镓器件、磷化铟器件、氮化镓器件中的任一种。

技术总结
本实用新型公开了一种改善半导体器件可靠性的结构，该半导体器件具有金属线层，该金属线层的表面覆盖保护层；金属线层侧壁与保护层之间具有能够提高金属线层与保护层之粘附性的粘附层。它具有如下优点：金属线层侧壁和保护层之间具有较好的黏附性及结合紧密性，改善半导体器件的可靠性。

技术研发人员：蔡文必;郭佳衢;魏鸿基
受保护的技术使用者：厦门市三安集成电路有限公司
技术研发日：2020.02.25
技术公布日：2020.09.04