专利名称：制造cmos器件栅电极的方法
技术领域：
本发明涉及制造栅电极的方法，特别是涉及制造用于互补金属氧化物半导体(CMOS)器件的NMOS和PMOS栅电极的方法。
通常，CMOS是一种由NMOS和PMOS晶体管组成的半导体器件。由像多晶硅、硅化物、多晶硅和硅化物的复合层(polycide)那样的材料形成每个NMOS和PMOS的栅电极。形成栅电极的材料，严重地影响CMOS器件的特性。因此，具有优良导电性和稳定性的多晶硅和硅化物的复合层，主要用于栅电极。
图1是CMOS器件的NMOS和PMOS晶体管常规栅电极的剖面图。在该图中，标号1表示硅衬底，标号2表示N-阱，标号3表示P-阱，标号4表示场氧化层，标号5表示栅氧化层，标号6表示多晶硅层，标号7表示硅化物层。
如图1所示，常规CMOS器件具有双槽形结构。由下述工艺形成这种CMOS器件的栅电极。首先，在硅衬底1的预定部分，形成具有双槽形结构的N-阱2和P-阱3，在N-阱2和P-阱3预定部分形成场氧化层4。然后，在衬底的整个表面，顺次形成栅氧化层5，多晶硅层6，硅化物层7，把由硅化物层，多晶硅层和栅氧化物层构成的叠层形成图形，以形成多晶硅和硅化物的复合层(多晶硅＋硅化物)栅电极6和7。
按上述形成栅电极的常规方法，NMOS和PMOS的每个栅电极是由相同的多晶硅和硅化物的复合层形成的。
然而，由相同的多晶硅和硅化物形成每个NMOS和PMOS栅电极的常规方法，存在下述问题。也就是，硅化物层产生大量的应力，硅化物层含有的杂质转换到栅氧化层中去，使栅氧化层的特性变坏。这就降低了CMOS器件的可靠性和成品率。
本发明的目的是提供一种制造CMOS栅电极的方法，其中的NMOS和PMOS的每个栅电极分别由多晶硅和多晶硅与硅化物复合层形成，以便减少了由硅化物层和应力引起的器件特性变坏，从而提高了CMOS器件的可靠性和成品率。
为实现本发明的目的，提供一种制造CMOS器件栅电极的方法，包含下列步骤在半导体衬底上顺序地形成栅绝缘层，第一导电层和保护层；选择腐蚀保护层的待形成的PMOS晶体管的预定部分；在所述衬底的整个表面形成第二导电层；除掉在保护层上形成的第二导电层并使保护层局部腐蚀到预定的厚度；利用栅电极图形把第二导电层，保护层，第一导电层和栅绝缘层形成图形。
图1是CMOS器件常规栅电极的剖面图。
图2A到图2E是按照本发明制造CMOS栅电极方法的各制造工艺的剖面图。
下面参考图2A到图2E，说明本发明最佳实施例。
在具有NMOS和PMOS晶体管的CMOS器件的情况，NMOS晶体管的多数载流子是电子而PMOS晶体管的多数载流子是空穴。因此，由于空穴的迁移率比电子的迁移率低，所以PMOS晶体管的电导率比NMOS晶体管的电导率低。
所以，PMOS晶体管的栅电极必须具有改善电导率的结构。
图2A到图2E是按照本发明，制造双槽结构的CMOS栅电极方法的连续制造工艺的剖面图。在该图中，标号11表示硅衬底，12表示N-阱，13表示P-阱，14表示场氧化层，15表示栅氧化层，16表示多晶硅层，17表示氧化层，18表示光刻胶层，19表示硅化物层。
按照本发明，NMOS和PMOS晶体管的每个栅电极分别由多晶硅和多晶硅与硅化物复合层形成。PMOS晶体管的载流子是空穴，NMOS晶体管的载流子是电子。电子的迁移率比空穴的迁移率高，因此，PMOS晶体管的载流子迁移率低于NMOS晶体管的迁移率。因为这种原因，把具有良好电导率的多晶硅与硅化物的复合层用于载流子迁移率低的PMOS晶体管的栅电极，把其电导率比多晶硅与硅化物的复合层的电导率低的但有良好稳定性的多晶硅用作载流子迁率高的NMOS晶体管的栅电极，这样就把由硅化物层产生的影响减到最小。
首先，如图2A所示，在硅衬底11的预定部分形成N-阱12和P-阱13，在N-阱12和P-阱13的预定部分形成场氧化层14。然后，在衬底的整个表面，顺次形成栅氧化层15，多晶硅层16和氧化层17。这里，形成的氧化层17，比由后序工艺所形成的硅化物层厚。
如图2B所示，在除待形成PMOS晶体管的部分(特别是形成栅电极的部分)以外的氧化层上，形成光刻胶图形18。利用光刻胶图形18作为掩模，选择腐蚀氧化层17的露出部分，再部分地把多晶硅层16腐蚀到预定的厚度。
如图2C所示，除掉光刻胶图形18，并在衬底的整个表面上淀积硅化物19。此时，可稳定地把硅化物19淀积在PMOS区域的多晶硅层16上，但在NMOS区的氧化层17上淀积的硅化物19要破裂，并由于其应力而变得松散。
如图2D所示，利用氧化腐蚀剂进行湿腐蚀，以便除掉在形成NMOS晶体管区域上所形成的硅化物层19，再部分地把氧化层17腐蚀到预定的厚度。此时，把氧化层17保留到预定厚度，以使氧化层17的表面高度与硅化物层19的高度相同，简化了下面的平面化工艺。
接着，把磷(P)和硼(B)分别注入到NMOS和PMOS晶体管区，以便提高多晶硅层16的电导率。
如图2E所示，利用栅电极图形，把硅化物层19，氧化层17，多晶硅层16，栅氧化层15的叠层形成图形，以便形成栅电极。
因此，在载流子迁移率低的PMOS晶体管区上，形成具有良好导电率的多晶硅与硅化物复合层栅电极；在载流子迁移率高的NMOS晶体管区上形成电导率比多晶硅与硅化物的复合层的电导率低，但是稳定性好的多晶硅栅电极，结果把硅化物层产生的影响减到最小。
同时，把氧化层17部分地保留到上述预定的厚度，或者一起移掉。在全部除掉该氧化层的情况下，除去的多晶硅层16要比部分留下该氧化层的情况下除去的多些。这简化了下述的平面化工艺。
因为PMOS晶体管的栅电极有多晶硅与硅化物的复合层结构，按CMOS工艺可使NMOS和PMOS晶体管的工作速度完全相同。
如上所述的本发明，分别由多晶硅和多晶硅与硅化物的复合层形成NMOS和PMOS的各栅电极，减少了器件变坏和由硅化物层产生的应力。这就提高了CMOS器件的稳定性的成品率。
权利要求
1.一种制造CMOS器件栅电极的方法，其包含下列步骤在半导体衬底上，顺次形成栅绝缘层，第一导电层和保护层；选择腐蚀所述保护层的待形成PMOS晶体管的预定部分；在所述衬底的整个表面形成第二导电层；除掉在所述保护层上面形成的第二导电层；把所述的保护层部分地腐蚀到预定的厚度；利用栅电极图形，把所述的第二导电层，所述的保护层，所述的第一导电层和所述栅绝缘层形成图形。
2.按照权利要求1的制造CMOS器件栅电极的方法，其中，所述的第一导电层是由多晶硅形成的。
3.按照权利要求1的制造CMOS器件栅电极的方法，其中，所述的第二导电层是由硅化物形成的。
4.按照权利要求1的制造CMOS器件栅电极的方法，在选择腐蚀所述保护层预定部分以后，还包括下述步骤把所述第一导电层暴露部分部分地腐蚀到预定的厚度。
5.按照权利要求1的制造CMOS器件栅电极的方法，其中，部分地除掉所述的保护层到预定的厚度，以便使所述保护层的表面高度和所述第二导电层相同。
6.按照权利要求1的制造CMOS器件栅电极的方法，在把所述保护层部分地腐蚀到预定厚度以后，还包括下述步骤分别把V族杂质和III族杂质离子注入到预定的NMOS和PMOS晶体管区中。
7.按照权利要求1的制造CMOS器件栅电极的方法，其中，形成所述的保护层，该层比第二导电层厚。
8.按照权利要求1的制造CMOS器件栅电极的方法，其中，在所述保护层上形成所述的第二导电层，再利用保护层的腐蚀剂除掉所述保护层。
全文摘要
公开了一种制造CMOS器件栅电极的方法，包含步骤为在半导体衬底上，按顺序形成栅绝缘层，第一导电层和保护层；选择腐蚀保护层待形成PMOS晶体管的预定部分；在所述衬底的整个表面形成第二导电层；除掉形成在保护层上的第二导层，把保护层部分地腐蚀到预定的厚度；利用栅电极图形，把第二导电层，保护层，第一导电层和栅绝缘层形成图形。
文档编号H01L29/78GK1130803SQ9511991
公开日1996年9月11日 申请日期1995年11月8日 优先权日1994年11月8日
发明者金铉修, 李忠勋 申请人:现代电子产业株式会社