专利名称：电子封装中的去耦组合阻容元件的制作方法
技术领域：
本发明涉及一种减少电子封装中的电子噪声和电磁辐射的方法及设备，更具体地说，涉及电子封装中的去除接地导体与电源之间的耦合的方法和设备。
众所周知，电子封装如印刷线路卡和模块以及芯片都内置有配电系统，以分配功率使与之相连的电路工作。当某个电路执行开关操作时，就从配电系统，如印刷电路卡中的电源和地平面或芯片中的电源和地线中吸取电流脉冲。由于配电系统对电路呈现出有限的阻抗，开关操作导致电流和电压的瞬变。这种电压波动通常称为Delta-I噪声。
电压瞬变具有许多负面效应。例如，电压瞬变可能导致加在开关电路上的电压下降。结果，开关电路的输出可能超出正常的工作范围或要求。电压的瞬变还可能以类似的方式影响其它电路，从而使它们出现故障或工作不正常。此外，电压瞬变可能导致电子封装产生不希望的电磁辐射，这可能会干扰无线通讯。如果引发谐振，这类问题会更加复杂。
一种减小配电系统中的电压干扰的常用方法是在电源和接地导体之间的不同位置布置多个去耦电容器。这些电容器提供的电荷可稳定电压。这种方法在低时钟频率下是可行的，此时电容器的寄生电感不太显著，系统的尺寸也远小于时钟信号中包含的最高频率所对应的波长。
然而，随着电路越来越复杂，工作的时钟频率越来越高，配电系统起着传输介质或传输线的作用，使行波可以传播并在电子封装的边缘和其它不连续处反射。例如，已知在半波长的整数倍等于印刷线路卡的电气长度的频率下，就存在这种驻波。去耦电容器及它们的接头处存在显著的寄生串联电感，可能导致其它谐振。
有必要提供更好的方法和设备，以减少电子封装的电源和接地导体之间的噪声和辐射电磁干扰。还需要提供一种以最少的硬件和最低的成本实现的方法。
因此，本发明的一个目的在于提供一种减少如印刷电路卡、模块等电子封装以及芯片中的电子干扰和电磁辐射的方法和设备。
本发明的另一目的在于提供一种减少采用高频时钟的电子封装中的电子干扰和电磁辐射的方法和设备。
本发明的又一目的在于提供一种采用串联阻容组合去耦电子封装的方法和设备。
本发明是一种方法和设备，用于去除电子封装和芯片中分配电功率的导体与地电位之间的耦合。具体而言，本发明利用了吸收平面端接器(APT)，该端接器接在电子封装的接地和电源导体之间。APT包括一个电阻，其阻值优选为与平面结构的等效特征阻抗相匹配，还包括一个与该电阻串联的去耦电容器。APT在很宽的时钟工作频率范围内减少了电子噪声和电磁辐射。APT还抑制了由去耦电容器的寄生电感引起的谐振。
优选地在导体的边缘(如外围)和其它不连续处等间距地放置多个APT。APT吸收时变信号，如朝着边缘传播的行波。结果，APT基本上消除了沿边缘的反射信号，并防止导体之间的谐振。
图1示出了连接有多个电子线路或设备的电子封装简图。
图2示出了根据本发明的电子封装第一实施例，该封装采用串联阻容组合来减少噪声和电磁辐射。
图3示出了第二实施例，其中该串联阻容组合被集成在电子封装的衬底中。
在对本发明进行详细描述之前，应当对这里要使用的术语进行定义。从本发明的目的出发，这里及此后的“电子封装”将表示一个印刷线路卡或模块、一个芯片或带有导电图案的衬底或至少包括一个接地导体和一个电源导体的平面。吸收平面端接器(APT)表示一个线路元件，该元件包括一个与电阻串联耦合的去耦电容器。电子设备表示一电子线路、电子元件等。
参照图1，图1提供了电子封装10的简化总图，该封装包括一个具有由多个平面或层12形成的导电图案的衬底。平面12包括一个或多个处于地电位(即与地相连)的接地导电平面14。这多个平面12还包括一个或多个处于DC(直流)电源电位(即与电源相连)的电源导电平面16。
接地和电源导电平面14、16的组合分配功率，使电子封装10和与之相连的电子设备20工作。此后接地导电平面14和电源导电平面16一起称为电子封装10的“配电系统”。尽管图1仅示出了一个接地导电平面和一个电源导电平面，电子封装10的配电系统中可能包括多个这样的电源和地导电平面。
电子封装10可以进一步包括至少一个连接机构18或类似的装置，用于安装或连接电子设备20。现有许多种将设备或其它电子封装安装到电子封装上的机构，这在技术上广为人知，这里不再详细说明。
如图1所示，电子设备20表示成电流源，它通过连接机构18与接地导电平面14和电源导电平面16相连。在一次开关操作过程中，电子设备20从配电系统吸取电流。吸取电流会在电子封装10中产生瞬变电流和电压(如上所述)，结果产生干扰电子设备20工作的噪声和电磁辐射。
减少这类噪声和电磁辐射的一种常用技术是在接地和电源导电平面之间布置去耦电容器。然而，去耦电容器在减少瞬变电压时的效果常常不能令人满意，并无法消除平面之间的谐振。尤其是去耦电容器所具有的寄生电感可能会激发新的谐振。其结果是产生更大的电源面噪声，导致信号的完整性恶化和高的辐射电磁干扰。
为克服这种问题，本发明采用了一种线路单元，此后称为吸收平面端接器(APT)，它接在配电系统的接地导电平面14和电源导电平面16之间，如图2所示。一个APT包括一个具有适当阻值的电阻和一个与该电阻串联的去耦电容器。这个串接的电容器储存电荷，用以在导电平面处于不同的DC电位时稳定电压。因此，该电容器必须具有足够大的电容，使其在最低去耦频率下的阻抗也很低。
已经发现，加入电阻可以(ⅰ)吸收在配电系统中传播的波的耗散能量并防止行波在边缘的反射及谐振的激发，(ⅱ)最大限度地减少去耦电容的寄生电感效应。为获得最佳性能，电阻的阻抗优选为与导电平面或与其相连的其它导体的等效特征阻抗相匹配。
APT还优先沿接地和电源导体的一个或多个边缘(即沿外围)或其它不连续处大致等间距地放置。这种布置基本上端接了由导电平面形成的传输媒质，防止行波反射。具体地说，朝着电子封装10的边缘和其它不连续处传播的行波被沿导电平面外围布置的APT吸收。结果，防止行波沿边缘反射，避免在配电系统中产生不期望的谐振。应当指出，除了外围以外，APT还可布置在整个导电平面上的任何地方，特别是在不连续处及其附近。
尽管文中本发明是以单个接地和电源导电平面进行描述的，现有的方法和设备同样适用于具有多个接地和电源平面的复杂电子封装。下面将参照图2和图3对优选实施例作详细说明。
图2示出了电子封装10的第一实施例，该封装采纳了本发明的方法和设备来减少配电系统中的噪声和电磁辐射。与图1相似，电子封装10至少包括一个处于DC电源电位的电源导电平面16和一个处于地电位的接地导电平面14。有多个电子设备20通过连接机构18与电子封装10相连。电子设备20和它们相应的连接在导电平面14、16中产生噪声。例如，电子设备20可以泛指从接地和电源到半导体芯片或带有一个或多个芯片的模块的接线。
电子封装10还包括吸收平面端接器40(此后称作“APT”)，每个APT都包括一个与电容器34串联的电阻32。APT30接在导电平面14和16之间，用以最大限度地减少配电系统中的噪声和电磁辐射。在现在的情况下，每个APT的电阻32和电容器34都优选为分立元件，可以利用传统的连接机构进行安装。电阻32和电容器34可以组合成与配电系统相连的单一单元。
应当指出，电容器34的功能在于储存电荷，以便在电源和导电平面处于不同DC电位时稳定电压。电容器34优选地具有足够大的电容，使其在最低的去耦频率下仍具有较低的阻抗。
电阻32的功能在于消除电容器34的串联寄生电感的影响，特别是在高频工作情况下，防止激发谐振。电阻32的阻值优选地与接地和电源导电平面14、16的特征阻抗处于同一量级。
下例为用于平行导电平面的情况，如安装了电子元件的印刷线路板。由两个导电平面形成的一段传输媒质或线的特征阻抗以欧姆表示为Z=(377/sqrt(ε))*(d/w)其中ε-为两个导电平面之间的相对介电常数；d-为两个导电平面之间的间距；
w-为与波的传播方向垂直的段的宽度。
假设d=0.2mm,w=20mm,ε=4，那么导电平面的特征阻抗就是1.9欧姆。在此情况下，在导电平面之间，每隔20mm，用阻值约为1.9欧姆的一个电阻与一适当的去耦电容串联耦合，以便与平面的特征阻抗相匹配。结果，朝着导电平面边缘行进的波被吸收。这1.9欧姆的电阻也表现为与APT的寄生电感串联，这样，就抑制了由寄生电感引起的任何谐振。
参照图3，电子封装10的第二实施例采用了一个长而连续的APT40，其单位长度(如上所述)的电阻值和电容值都是适当选定的。APT没有象图2中那样安装或焊接在导电平面之间，而是集成在接地导电平面14和电源导电平面6之间。具体而言，就是将APT40掩埋配电系统的导电平面之间的衬底中。这种布置不需要导致APT寄生电感增加的接头和连接机构，并且，与分立元件相比，能在更高的工作频率下实现对入射波的吸收。APT40优选地沿着导电平面14、16的边缘或外围等间距地掩埋。
尽管上面的图2和图3都显示了本发明的用于某种电子封装如印刷线路板的去耦方法，该去耦方法还可用于半导体芯片。可以通过在分配电源和接地电位的连线网络之间接上APT，实现这个概念。
总之，本发明采用APT(例如，串联阻容线路单元)来最大限度地减少电子封装的配电系统所产生的噪声和电磁辐射。与以前的技术相比，本发明的去耦技术提供了以下的优点。首先，APT消除了配电平面或导体之间的谐振。任何到达边缘处的APT的行波都被吸收，这就防止了谐振的发生。其次，每个APT的电阻抑制与去耦电容串联的寄生电感所引起的谐振。再其次，所有的电子设备及元器件，不管它们的位置如何，在所有感兴趣的工作频率下看到的阻抗都大致相同。该阻抗与配电平面的特征阻抗有关。应当指出，利用传统的只采用去耦电容的技术，从电子元件观察配电系统得到的阻抗，根据其所在的位置和工作频率，可能有很大的差异。
尽管已经具体参照优选形式对本发明进行了说明。显而易见，在不背离所附的权利要求规定的本发明思想和范畴的前提下，可以有各种变化和修改。
权利要求
1.一种电子封装，包括一包括接地导体和电源导体的配电系统；以及一装置，该装置沿该配电系统的不连续处耦合在接地导体和电源导体之间，用于最大限度地减少瞬变电流、瞬变电压和经过该配电系统传播的波的反射，该装置包括至少一个线路单元，该单元具有一个与一电阻串联的电容器。
2.如权利要求1声明的电子封装，其特征在于该电容器和电阻为分立元件。
3.如权利要求2声明的电子封装，其特征在于该电容器和该电阻串接在接地导体和电源导体之间。
4.如权利要求1声明的电子封装，其特征在于该配电系统包括一个衬底，该衬底包括具有导电图案的多个平面，每个电源导体和接地导体为这多个平面之一。
5.如权利要求4声明的电子封装，其特征在于该电容器和电阻集成在衬底内部，以连接接地导体和电源导体。
6.如权利要求1声明的电子封装，其特征在于该线路元件是沿配电系统的外缘耦合的。
7.如权利要求1声明的电子封装，其特征在于还包括多个沿该配电系统的外缘布置的线路单元。
8.如权利要求7中声明的电子线路，其特征在于该多个线路单元彼此大致等间距地放置。
9.如权利要求1声明的电子封装，其特征在于电阻的阻抗与配电系统的特征阻抗大致相等。
10.如权利要求1声明的电子封装，其特征在于电阻阻止了接地导体和电源导体之间的谐振。
11.如权利要求1声明的电子封装，其特征在于电容器的容量可储存足够的电荷，以稳定接地导体和电源导体之间的电压。
12.如权利要求1声明的电子封装，其特征在于电源导体与电源相连。
13.如权利要求1声明的电子封装，其特征在于接地导体与地相连。
14.如权利要求1声明的电子封装，其特征在于还包括将至少一个电子设备安装于其上的装置。
15.如权利要求14声明的电子封装，其特征在于还包括至少一个电气安装在该安装装置上的电子设备。
16.如权利要求15声明的电子封装，其特征在于用于尽可能减少噪声和电磁辐射的装置基本上防止了由至少一个电子设备所产生的时变信号的反射。
17.如权利要求1声明的电子封装，其特征在于电容器具有一定的电容，使得在去耦所需的最低频率下，该电容器具有较低的阻抗。
18.一种具有多个导电平面的衬底，这些导电平面包括第一导电平面和第二导电平面，该衬底的特征在于还包括多个连接在第一导电平面的外缘和第二导电平面的外缘之间的线路单元，以最大限度地减少经过的瞬变电流和电压，每个线路单元由一个电容器与一个电阻串联而成。
全文摘要
本发明是一种方法和设备,用于在电子封装和芯片中给分配电源电位和地电位的导体去耦。具体而言,本发明利用了吸收平面端接器(APT),该端接器接在电子封装的接地和电源导体之间。APT包括一个电阻,其阻值优选地与导体结构的等效特征阻抗相匹配,还包括一个与该电阻串联的去耦电容器。APT在很宽的时钟工作频率范围内减少了电子封装中的电子噪声和电磁辐射。APT还抑制了由去耦电容器的寄生电感引起的谐振。
文档编号H01L23/50GK1221240SQ9812544
公开日1999年6月30日 申请日期1998年12月18日 优先权日1997年12月19日
发明者J·H·马格烈, A·E·鲁赫里 申请人:国际商业机器公司