专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，特别涉及具有腐蚀包括叠置在衬底上的多晶硅膜和硅化钛膜的钛多晶硅硅化膜(polycide)的工艺的半导体器件制造方法。
随着半导体器件的高度集成设计，要求进一步减小栅极材料和布线材料的电阻，以保持集成电路的高速度工作。至今用磷或硼掺杂的低电阻多晶硅膜已经用做栅极和布线材料，并且近来半导体器件的微观结构设计的进一步发展已经大大推动了进一步减小栅极材料和布线材料的电阻的要求。目前，包括在多晶硅膜上叠置的金属硅化物膜的金属多晶硅硅化膜已经建立了其作为主流的位置。
金属多晶硅硅化膜可以非常有效地适用于栅极和布线，因为至今已经用在多晶硅和作为基底的栅氧化膜的膜形成上的技术，它的化学稳定性、可使用性、和电特性可以用于金属多晶硅硅化膜，并且其电阻可以减小。
用于具有高沸点的金属多晶硅硅化膜的许多腐蚀方法已经被报导了。例如，日本专利特许公开公报3-141641公开了金属多晶硅硅化膜的腐蚀可以通过单独使用HBr来进行，并且还公开了一种方法，即依次在硅衬底1上的栅氧化膜2上形成多晶硅膜3和硅化钨膜4，然后通过用偏置功率加速等离子体离子腐蚀如此形成的钨多晶硅硅化膜，如图6中所示。在该腐蚀方法中，平板型(plane parallel plate type)RIE(反应离子腐蚀)装置用作腐蚀装置。
上述公报中所述的腐蚀条件如下HBr气体的流量10sccm(sccm；标准立方厘米每分钟)
气压1帕(7.5mTorr)RF功率300W腐蚀温度15℃偏置电压(离子加速电压)Vdc:300V在上述公报中，如图6A所示，HBr气体被改变为等离子体状态，等离子体中的离子元素被施加于硅衬底的偏置功率加速，以选择腐蚀没有涂敷光刻胶膜6的区域中的多晶硅硅化钨膜5。溴化钨在高偏置电压下的溅射工艺中被激发，从而将被腐蚀，因为其蒸气压较低。在该工艺中，溴原子(Br)不如氟(F)原子、氯原子(Cl)等活泼，所以不可能发生侧腐蚀。另外，如图6B所示，由于腐蚀而产生的反应产物中的不稳定键合的SiBrx与从附在腐蚀装置上的阴极盖层(SiO2)发射出的氧反应，以形成侧反应产物，例如更稳定的SixOy。该侧反应产物作为侧壁保护膜7，这样侧腐蚀更加不可能发生了。
硅化钨的比电阻等于约80μΩcm，但是，具有高沸点的金属的硅化钛(TiSi)的比电阻等于约20μΩcm，其等于硅化钨的比电阻的四分之一。因此，硅化钛用作金属硅化物更好。
另外，日本专利特许公开公报6-29257公开了使用HBr气体和氯-基气体(Cl2,BCl3,HCl等)的混合气体腐蚀硅化钛层的例子。
在上述公报中，磁控管RIE装置用作腐蚀装置。在该腐蚀工艺中，氧化硅膜或氮化硅膜用作自对准掩模。HBr气体和氯-基气体的混合比率设置为1∶1到1∶9的范围，并且腐蚀在等于或小于30mTorr的气压下进行。该例中使用的HBr气体对侧壁保护膜的形成起作用，用于防止硅化钛层被侧腐蚀。
但是，在日本专利特许公开公报6-29257中公开的现有技术具有这样的缺点当使用HBr和例如Cl2等氯-基气体的混合气体腐蚀硅化钛膜时，产生了剩余物或发生侧腐蚀。即，当在硅化钛溅射工艺中靶的成分是Si过量(TiSi2.4)时，由于在形成硅化钛膜之后的热处理而使剩余的Si聚集，并形成结(小结块)。当后来使用HBr气体和氯-基气体的混合气体腐蚀硅化钛膜时，存在于硅化钛膜中的硅结作为剩余物保留，这是因为有下面的腐蚀率的关系Ti＞TiSi2＞Si。
当使用HBr气体和氯-基气体(例如BCl3)的混合气体和光刻胶膜用作掩模时，提供某些效应以抑制剩余物的形成。另一方面，光刻胶膜的膜减少是很大的，并因此光刻胶的反应物粘接到硅化钛膜的侧壁上，从而图形宽度大于其设计值。
但是，硅化钨的腐蚀条件(日本专利特许公开公报3-141641中公开的技术)不能直接适用于是高沸点金属硅化物的硅化钛。这是因为，关于HBr，在硅化钨和硅化钛之间在反应率和在它们的反应产物之间的蒸气压力上有区别。即，单独使用HBr，硅化钛具有比硅化钨高的腐蚀率和活性。另外，每个硅化钨和硅化钛的反应产物的蒸气压力满足下面的关系式SiBrx＞TiBrx＞WBrx，并且TiBrx具有比WBrx高的蒸气压力，从而由于反应产物的容积造成的侧保护效应在硅化钛中比在硅化钨中小。
因而，如果上述硅化钨的腐蚀条件直接适用于硅化钛，则侧腐蚀将容易发生，这是不利的。
另外，在用于减小电阻的退火工艺中，为了在退火处理之后使膜电阻稳定化，要求构成硅化钛的硅与钛的理论原子数比设置为2或更大。在这种情况下，在硅化钛进行退火处理时，由于剩余硅而产生结(小结块)，这样膜成分变为TiSi2和硅结的两种材料的混合物。腐蚀率一般在TiSi2和硅结之间是不同的，由此产生剩余物。
本发明的主要目的是提供一种各向异性腐蚀方法，其中在使用钛多晶硅硅化膜作栅极等的半导体器件制造方法中不会产生剩余物和不会发生侧腐蚀，并具有优异的尺寸可控制性。
为实现上述目的，根据本发明的第一方案，各向异性地腐蚀钛多晶硅硅化膜的半导体器件制造方法，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括使用由HBr气体或主要含HBr的气体构成的腐蚀气体，形成腐蚀气体等离子体，同时气压保持在等于或小于2mTorr的步骤；和在使偏置功率保持在150W或更大的条件下用等离子体腐蚀硅化钛膜和多晶硅膜的步骤。
根据本发明的第二方案，各向异性地腐蚀钛多晶硅硅化膜的半导体器件制造方法，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括使用由HBr或主要含HBr的气体构成的第一腐蚀气体和制成第一腐蚀气体等离子体，同时其气压保持在等于或小于2mTorr的步骤；在使偏置功率保持在等于或大于150W的条件下用第一腐蚀气体的等离子体腐蚀硅化钛膜的步骤；使用由HBr或主要含HBr的气体构成的第二腐蚀气体和制成第二腐蚀气体等离子体，同时其气压保持在5-10mTorr范围内的步骤；和在使偏置功率保持在10-100W范围内时用第二腐蚀气体的等离子体腐蚀多晶硅膜的步骤。
根据本发明的第三方案，所提供的根据本发明第二方案的半导体器件制造方法，其中衬底含有形成在半导体衬底上的绝缘膜。
根据本发明的第四方案，所提供的根据本发明第一方案的半导体器件制造方法，其中腐蚀气体被引入减压(pressure-reducible)室，并且在该室中第一腐蚀气体的停留时间是0.001-0.02秒。
根据本发明的第五方案，所提供的根据本发明第二方案的半导体器件制造方法，其中至少第一腐蚀气体和第二腐蚀气体之一被引入压力可减少室，并且在该室中腐蚀气体的停留时间设置为0.001-0.02秒。
根据本发明的第六方案，所提供的根据本发明第一到第五方案的半导体器件制造方法，其中形成在硅化钛膜上的氧化硅膜或氮化硅膜被用作该一个或多个腐蚀步骤中的掩模。
根据本发明的第七方案，所提供的根据本发明第一到第六方案的半导体器件制造方法，其中在腐蚀步骤中衬底温度设置为等于或小于60℃。
本发明人已经发现了这种现象，即在用HBr气体腐蚀硅化钛膜的情况下，Ti、TiSi2和Si的腐蚀率的差别可以通过减少气压和增加施加于衬底的偏置功率来减少。这种现象被认为是由下面的机理引起的。离子的平均(mean)自由程可以通过减少气压来变长，由此增强各向异性，而且，离子的入射能量可以通过增加偏置功率来增加，由此强性除去硅结。
另外，与TiSi2和Br基之间的反应率和Si和Br基之间的反应率的温度相关性相比，TiSi2具有比Si高的温度相关性，这样TiSi2和Si之间的腐蚀率的差别在高温时更明显了。因此，在腐蚀温度降低时，更加大大抑制了剩余物的产生。
本发明是在已经考虑到上述实验结果的情况下实施的。具体地说，根据本发明的方案，由HBr或主要含HBr的气体构成的腐蚀气体在低压下(等于或小于2mTorr)被制成等离子体，如此产生的等离子体离子在高偏置功率(等于或大于150W)下被加速，以腐蚀钛多晶硅硅化膜。因此，TiSi2和硅结之间的腐蚀率的差别被减小。结果，减少了腐蚀工艺中的剩余物的产生。
TiSi2和Br之间的反应率相对高，但是，腐蚀的各向异性特性可以通过在低气压(等于或小于2mTorr)下和高偏置功率(等于或大于150W)下加速离子来增强，由此抑制侧腐蚀。另外，通过降低腐蚀温度(或衬底温度)，可以进一步抑制侧腐蚀。腐蚀温度最好设置为等于或小于60℃。
另外，根据本发明的另一方案，离子首先在低气压下(等于或小于2mTorr)和高偏置功率(等于或大于150W)下被加速，以腐蚀钛多晶硅硅化膜的上层部分(含多晶硅膜的层)，然后离子在相对高的气压(5-10mTorr)下和低偏置功率(10-100W)下被加速，以腐蚀剩余的多晶硅膜。
在钛多晶硅硅化膜的基底是绝缘膜时，例如氧化硅膜等，施加两步腐蚀处理特别有效。即，硅化钛膜在低气压和高偏置功率下被腐蚀，以抑制产生剩余物，然后剩余的多晶硅膜在高气压和低偏置功率下被腐蚀，以保持多晶硅膜和作为基底的绝缘膜之间的高选择比率，由此抑制过量腐蚀。
图1A-1E是表示根据本发明的实施例按照步骤顺序的膜形成工艺的截面图；图2A和2B是表示根据本发明的实施例腐蚀方法的截面图；图3是表示支持本发明实施例的效果的腐蚀实验结果的曲线，表示剩余物的发生程度相对于气压(mTorr)、偏置功率(W)和温度(℃)的关系曲线；图4是表示支持本发明实施例的效果的另一腐蚀实验结果的曲线，表示剩余物的发生程度相对于电源功率(W)和衬底温度(℃)的关系曲线；图5是表示支持本发明实施例的效果的另一腐蚀实验结果的曲线，表示多晶硅膜的侧腐蚀量、气压和衬底温度的相对关系；图6A和6B是表示现有技术中各向异性腐蚀钨多晶硅硅化膜的方法的截面图；和图7是表示用于本发明实施例的腐蚀装置。
下面参照
本发明的优选实施例。
图1A-1E是表示根据本发明的实施例膜形成工艺的截面图，图2A和2B是表示根据该实施例腐蚀方法的截面图。
本例涉及用HBr气体的等离子体通过两步骤腐蚀形成在硅衬底(或半导体衬底)上的钛多晶硅硅化膜以形成栅极布线等的方法。即，根据该例，在第一腐蚀步骤中，HBr气体(第一腐蚀气体)被制成等离子体同时被保持在低压下(基本上为2mTorr)，然后如此产生的等离子体通过施加高偏置功率(基本上为150W)而被加速，以在低温(基本上为20℃)下腐蚀钛多晶硅硅化膜的上层部分(硅化钛膜)。之后，在第二腐蚀步骤中，HBr气体(第二腐蚀气体)被制成等离子体同时保持在相对高的压力下(基本上为5mTorr)，然后如此产生的等离子体通过施加低偏置功率(基本上为50W)被加速，以在低温(基本上为20℃)下腐蚀钛多晶硅硅化膜的下层部分(多晶硅膜)。图7是表示用在本例中的腐蚀装置。
下面参照图1A-1E和图2A和2B详细说明本例。
首先，如图1A所示，通过热氧化在硅衬底8上形成厚度基本上为7nm的栅氧化膜(氧化硅膜)9。接着，通过CVD(化学气相淀积)法(图1B)在栅氧化膜9上淀积厚度基本上为100nm的多晶硅膜10。接下来，通过溅射法(图1C)在多晶硅膜10上淀积厚度基本上为100nm的硅化钛膜11，由此形成钛多晶硅硅化膜12。
然后，为了减少钛多晶硅硅化膜12的电阻，在800-950℃，最好为850℃的温度气氛下，进行热处理。这里，当硅化钛膜11的溅射处理中靶的成分是Si过量(TiSi2.4)时，由于热处理而使过剩Si聚集并形成结。因此，在形成硅化钛膜11之后和在进行腐蚀之前进行热处理是非常重要的。这是因为，如果在腐蚀之后进行热处理，硅化钛膜11的布线电阻的扩散增加。
热处理之后，在硅化钛膜11上形成硅氧化膜13(图1D)，然后进行构图处理以形成氧化膜掩模13(图1E)。
接着，使用氧化硅膜13作为自对准掩模腐蚀钛多晶硅硅化膜12。该腐蚀处理是通过两步骤进行的，例如，这两步骤是通过使用感应耦合型等离子体腐蚀装置连续进行的，同时硅衬底8放置在减压室中的等离子体产生电极上。这里，在每个腐蚀步骤中，等离子体密度的控制是通过调整被施加于等离子体产生电极的电源功率来进行的，离子的入射能量的控制是通过调整施加于硅衬底8的偏置功率来进行的。
在减压室中HBr气体(第一和第二腐蚀气体)的停留时间设置为0.001-0.02秒。在减压室中HBr气体的停留时间由该室的容积、该室中的放电率、该室中的气压、引入该室的腐蚀气体的流量等确定的。在该室中HBr气体的停留时间设置为0.001-0.02秒，原因如下。如果HBr气体停留在该室中超过0.02秒，则例如TixBry、SixBry等的反应产物在腐蚀中粘接到钛多晶硅硅化膜12的侧壁上，粘接到侧壁上的这些反应产物作为掩模以降低栅极等构图的尺寸精度。另一方面，如果该停留时间设置为小于0.001秒，则腐蚀处理所需要的时间太长。
在第一腐蚀步骤中，所有硅化钛膜11和一部分多晶硅膜10被腐蚀(图2A)。
第一腐蚀步骤的最佳腐蚀条件如下气压 基本上为2mTorr电源功率 基本上为250W偏置功率 基本上为150WHBr流量 基本上为50sccm
衬底温度 基本上为20℃在第二腐蚀步骤中，腐蚀在第一腐蚀步骤中没有去掉的多晶硅膜10的剩余部分，并且栅氧化膜9的表面部分被过腐蚀(over-etched)(图2B)。通过上述两步骤腐蚀处理，完成了包括钛多晶硅硅化膜12的栅极或布线(图2B)。
第二腐蚀步骤的最佳腐蚀条件如下气压 基本上为5mTorr电源功率 基本上为200W偏置功率 基本上为50WHBr流量 基本上为130sccm衬底温度 基本上为20℃根据本例，在第一腐蚀步骤中，离子在低气压(基本上为2mTorr)和高偏置功率(基本上为150W)下被加速，以各向异性腐蚀钛多晶硅硅化膜12的上层部分(含多晶硅膜10的层)，由此抑制剩余物的产生和侧腐蚀的发生。另外，在第二腐蚀步骤中，离子在相对高气压(基本上为5mTorr)和低偏置功率(基本上为50W)下被加速，以腐蚀剩余的多晶硅膜10，由此保持多晶硅膜10和作为基底的栅氧化膜9之间的高选择比率。因此，可减少过腐蚀。
因而，上述两步骤腐蚀处理更有效地适用于钛多晶硅硅化膜12的基底是例如栅氧化膜9等的绝缘膜的情况。
在上述两步骤腐蚀工艺中，栅氧化膜9用作自对准掩模，从而可以保证高构图尺寸精度。另外，由于在压力可减少室中HBr气体(第一和第二腐蚀气体)的停留时间设置为0.001-0.02秒，所以例如TixBry、SixBry等的反应产物不会粘接到钛多晶硅硅化膜12的侧壁上，这样可以保证更高的构图尺寸精度。
上述最佳腐蚀条件已经被本发明人在钛多晶硅硅化膜12上作的腐蚀实验实现了。
图3是表示支持本实施例的效果的腐蚀实验结果的曲线，它表示剩余物的发生程度相对于气压(mTorr)、偏置功率(W)和温度(℃)的关系曲线。
在正常腐蚀条件下，满足在腐蚀率上从大到小的下列关系Ti＞TiSi2＞Si，这样存在于硅化钛膜11中的硅结引起产生剩余物。但是，从图3的曲线明显看出，在较低气压、较高偏置功率、或较低腐蚀温度时，剩余物的发生程度较小。如果气压减小，离子的平均自由路程变长，腐蚀各向异性增强。另外，如果偏置功率增加，则离子的入射能量增加，并由此强性去掉硅结。此外，剩余物的发生程度可以通过降低腐蚀温度来减少，原因如下。当与TiSi2和Br基之间的反应率和Si和Br基之间的反应率的温度相关性相比较时，TiSi2具有比Si大的反应率温度相关性。因此，在高温时，TiSi2和Si之间的腐蚀率上的差别更明显，但是在低温时，腐蚀率上的差别减少。
如图3所示，如果气压设置为等于或小于2mTorr和偏置功率设置为等于或大于150W，则基本上可以防止剩余物的发生。另外，腐蚀温度最好设置为等于或小于60℃。
最好是气压较低。但是如果太低，则很难调节气压，所以气压最好设置为等于或大于0.5mTorr。此外，最好偏置功率较高，但是考虑到装置等的制造限制，一般最好设置为等于或小于300W。而且，最好腐蚀温度较低。但是，如果温度太低，则促进反应产物的粘附力以改变腐蚀形状，因此腐蚀温度最好设置为-10℃或更高，等于或大于20℃更合适。
接着，图4是表示剩余物的发生程度相对于电源功率(W)和衬底温度(℃)的关系曲线。根据图4的曲线，电源功率增加时，离子密度大大增加，通过溅射去掉剩余物的可能性增加。
根据这些实验，在没有发生剩余物的低气压(等于或小于2mTorr)、高偏置功率(等于或大于150W)和低温(等于或小于60℃)下，在硅化钛膜11中没有发生侧腐蚀。但是，在下层的多晶硅膜10和栅氧化膜9暴露之后，这种条件施加于过腐蚀处理时，因为腐蚀达到了硅衬底8，所以硅衬底8被损坏。
图5是表示对于多晶硅膜10的侧腐蚀量、气压和衬底温度之间的关系。如图5所示，在衬底温度增加时，很难形成侧壁保护膜，TiSi2和Br之间的反应率较高，从而侧腐蚀量增加。但是，如果衬底温度较低，侧腐蚀量可被减少。
另外，在气压减小时，离子的笔直向前行程增加，结果腐蚀各向异性增强，从而可以抑制侧腐蚀。在5mTorr的气压下，多晶硅膜10与栅氧化膜9的选择比率等于94，得到了高的选择比率。但是，如果气压低于5mTorr，在多晶硅膜10和栅氧化膜9之间的腐蚀选择比率减少。
如上所述，用于构成钛多晶硅硅化膜12的上层的硅化钛膜11的合适的腐蚀条件不同于用于构成钛多晶硅硅化膜12的下层的多晶硅膜10的合适的腐蚀条件，因此，最好以两步骤进行腐蚀处理。
因此，根据本实施例，在第一腐蚀步骤中，离子在低气压(基本上为2mTorr)和高偏置功率(基本上为150W)下被加速，以各向异性地腐蚀钛多晶硅硅化膜12的上层部分(含多晶硅膜10的层)，然后在第二腐蚀步骤中，离子在相对高的气压(基本上为5mTorr)和低偏置功率(基本上为50W)下被加速，以腐蚀剩余的多晶硅膜10，然后在栅氧化膜9的表面层部分上进行过腐蚀。
上述腐蚀条件是合适的条件之一，从前面的说明明显看出，本发明不限于上述条件。
即，正如从图3到5明显看出，在第一腐蚀步骤中，HBr气体(第一腐蚀气体)被形成等离子体，同时保持在低压(等于或小于2mTorr)，如此产生的等离子体用高偏置功率(等于或大于150W)加速，以在低温(等于或小于60℃)下腐蚀钛多晶硅硅化膜的上层(硅化钛膜)部分，然后，在第二腐蚀步骤中，HBr气体(第二腐蚀气体)被制成等离子体，同时保持在相对高的压力(5-10mTorr)，如此产生的等离子体用低偏置功率(10-100W)加速，以在低温(等于或小于60℃)下腐蚀钛多晶硅硅化膜的下层(多晶硅膜)部分，由此得到与上述相同的效果。
本发明的具体构形不限于上述实施例，在不脱离本发明的主题的范围内的设计上的各种修改或改变包含在本发明内。例如，栅氮化膜(氮化硅膜)可以代替栅氧化膜(氧化硅膜)9。
另外，在上述实施例中，实施了两步骤腐蚀处理。但是，如果钛多晶硅硅化膜12的基底不是例如栅氧化膜9等绝缘膜，可以在相同的腐蚀条件下进行各向异性腐蚀。
即，通过使用由HBr气体或主要含HBr的气体构成的腐蚀气体，腐蚀气体被形成等离子体，同时保持气压在等于或小于2mTorr，硅化钛膜和多晶硅膜连续被腐蚀，同时保持偏置功率在150W或更高。
含有Ar、N2或O2的HBr气体的混合气体可以用作例如主要含HBr气体的腐蚀气体。
如上所述，根据本发明的方案，由HBr气体或主要含HBr的气体构成的腐蚀气体被形成等离子体，同时保持在低压(等于或小于2mTorr)，如此产生的等离子体离子被高偏置功率(等于或大于150W)加速，以腐蚀钛多晶硅硅化膜，从而TiSi2和硅结之间的腐蚀率上的差别减少了。因此，进一步减少了腐蚀处理中产生的剩余物。
另外，TiSi2和Br之间的反应率相对较高，但是，离子在低气压(等于或小于2mTorr)和高偏置功率(等于或大于150W)下被加速，从而腐蚀的各向异性特性增强，并因此进一步抑制了侧腐蚀。
根据本发明的另一方案，在第一腐蚀步骤中，离子首先在低气压(等于或小于2mTorr)和高偏置功率(等于或大于150W)下被加速，以腐蚀钛多晶硅硅化膜的上层部分(含有多晶硅膜的层)，然后在第二腐蚀步骤中，离子在相对高的气压(5-10mTorr)和低偏置功率(10-100W)下被加速，以腐蚀剩余的多晶硅膜。特别当钛多晶硅硅化膜的基底是硅氧化膜等绝缘膜时，这两步骤腐蚀处理更有效。也就是，可以通过在低气压和高偏置功率下腐蚀硅化钛膜而抑制剩余物的产生，并且可以通过在高气压和低偏置功率下腐蚀剩余多晶硅膜而保持多晶硅膜和作为基底的绝缘膜之间的高选择比率，从而可以抑制过腐蚀。
权利要求
1．一种半导体器件制造方法，该方法各向异性地腐蚀钛多晶硅硅化膜，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括以下步骤(a)使用由HBr气体或主要含HBr的气体构成的腐蚀气体和制成腐蚀气体等离子体，同时气压保持在等于或小于2mTorr；和(b)在使偏置功率保持在等于或大于150W的条件下用等离子体腐蚀硅化钛膜和多晶硅膜。
2．一种半导体器件制造方法，该方法各向异性地腐蚀钛多晶硅硅化膜，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括以下步骤(a)使用由HBr或主要含HBr的气体构成的第一腐蚀气体和制成第一腐蚀气体等离子体，同时其气压保持在等于或小于2mTorr；(b)在使偏置功率保持在等于或大于150W时用第一腐蚀气体的等离子体腐蚀硅化钛膜；(c)使用由HBr或主要含HBr的气体构成的第二腐蚀气体和制成第二腐蚀气体等离子体，同时其气压保持在5-10mTorr范围内；和(d)在使偏置功率保持在10-100W范围内时用第二腐蚀气体的等离子体腐蚀多晶硅膜。
3．根据权利要求2所述的半导体器件的制造方法，其中所述衬底含有形成在半导体衬底上的绝缘膜。
4．根据权利要求1所述的半导体器件的制造方法，其中所述腐蚀气体被引入减压室中，在该室中腐蚀气体的停留时间设置为0.001-0.02秒。
5．根据权利要求2所述的半导体器件的制造方法，其中所述第一腐蚀气体被引入减压室中，在该室中第一腐蚀气体的停留时间设置为0.001-0.02秒。
6．根据权利要求2所述的半导体器件的制造方法，其中所述第二腐蚀气体被引入减压室中，在该室中所述第二腐蚀气体的停留时间设置为0.001-0.02秒。
7．根据权利要求1所述的半导体器件的制造方法，其中形成在硅化钛膜上的氧化硅膜用作腐蚀步骤中的掩模。
8．根据权利要求1所述的半导体器件的制造方法，其中形成在硅化钛膜上的氮化硅膜用作腐蚀步骤中的掩模。
9．根据权利要求2所述的半导体器件的制造方法，其中形成在硅化钛膜上的氧化硅膜用作腐蚀步骤中的掩模。
10．根据权利要求2所述的半导体器件的制造方法，其中形成在硅化钛膜上的氮化硅膜用作腐蚀步骤中的掩模。
11．根据权利要求1所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
12．根据权利要求2所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
13．根据权利要求3所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
14．根据权利要求4所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
15．根据权利要求5所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
16．根据权利要求6所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
17．根据权利要求7所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
18．根据权利要求8所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
19．根据权利要求9所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
20．根据权利要求10所述的半导体器件的制造方法，其中腐蚀步骤中衬底温度设置为等于或小于60℃。
全文摘要
在半导体器件制造方法中,HBr的气体(腐蚀气体)被制成等离子体,同时其气压保持在等于或小于2mTorr,等离子体的离子元素在等于或大于150W的偏置功率下被加速,以腐蚀硅化钛膜11。然后,HBr气体进一步制成等离子体,同时其气压保持在5－10mTorr,并且等离子体的离子元素在10－100W的偏置功率下被加速,以用等离子体中的离子元素腐蚀多晶硅膜10。
文档编号H01L21/3213GK1220485SQ9812528
公开日1999年6月23日 申请日期1998年12月15日 优先权日1997年12月15日
发明者曾田荣一, 吉田和由 申请人:日本电气株式会社