阻变型非易失性存储元件的制作方法

专利名称：阻变型非易失性存储元件的制作方法
技术领域：
本发明涉及由阻变型金属氧化物形成的非易失性存储元件。
背景技术：
这种阻变型非易失性存储元件用在需要持续稳定存储的系统中。例如，数码相机 用非易失性存储卡存储图像，数码音乐播放器用非易失性存储元件存储音频数据。非易失 性存储器还可用在计算机环境中持续稳定地存储数据。 随着器件尺寸的减小，縮放问题向传统非易失性存储工艺的制造发起了挑战。这
导致了对可替代的非易失性存储工艺的研究，包括阻变型非易失性存储器。 使用具有不同电阻的两个或更多个稳态的存储元件，可形成阻变型非易失性存
储。双稳态存储具有两个稳态。使用合适的电压或电流，可将双稳态存储元件放置于一种
高阻态或低阻态中。具体地，使用电压脉冲将所述存储元件从一种阻态转换至另一种阻态。
使用非破坏性的读操作能够确定存储单元中存储的数据位的值。 已经披露了基于金属氧化物转换元件的阻变。但是，这种转换元件经常具有以下 至少其中一项:i)用于"高"(即"关")和/或"低"(即"开")状态的高阻不够高;ii)关 状态和/或重置电流不够低；iii)转换行为差；iv)电分散性差；v)成品率低；vi)热稳定 性差和/或vii)用于实际器件时的可靠性差。 因此，希望能够形成高质量的阻变型非易失性存储元件，该元件能够解决这些方 面中的至少一部分和可能的其他方面。

发明内容
根据本发明，形成用于集成电路如存储阵列的阻变型非易失性存储元件。每个所 述非易失性存储元件可具有第一导电层、阻变型金属氧化物层和第二导电层。所述非易失 性存储元件可层层堆叠以形成一种堆栈式存储阵列。 使用金属如过渡金属可形成所述金属氧化物，可将掺杂剂添加至所述金属氧化 物。 所述第一导电层可由一种金属氮化物形成。所述金属氮化物可为二元或三元金属 氮化物，并且可包括多于一种的金属。所述金属氮化物中最流行的金属与所述金属氧化物 层中最流行的金属是相同的。 所述第二导电层可包括i)(可选的)粘附层/阻障层和ii)逸出功控制层，该逸 出功控制层由高逸出功金属(例如铂、铱、钯、镍、铼、铑等等)或金属化合物(例如氧化铱、 氧化钌、氮化铝钛等等)形成。 所述金属氧化物可形成与所述第一导电层欧姆接触(ohmic contact)或肖特基接
3触(Schottky contact)。所述第二导电层可形成与所述金属氧化物层欧姆接触或肖特基接 触。优选地，所述第一或第二导电层形成与所述金属氧化物欧姆接触，并且与之相对的接触 (o卯osing cantact)形成与所述金属氧化物肖特基接触。 在一个优选实施例中，所述第一导电层为金属氮化物，其中所述金属氮化物中最 流行的金属与所述金属氧化物层中最流行的金属是相同的。并且所述第一导电层形成与所 述金属氧化物欧姆接触，而第二导电层形成与所述金属氧化物肖特基接触。在另一个实施 例中，前述的第二导电层由高逸出功金属(例如铂、铱、钯、镍、铼、铑等等)或金属化合物 (例如氧化铱、氧化钌、氮化铝钛等等)形成。在另一个实施例中，前述的金属氧化物是非化 学计量的。 根据附图以及下面的详细描述，本发明的进一步特征、本质和各项优点将更加显 而易见。


图1是根据本发明一个实施例的示例性阻变型存储元件阵列的示意图；
图2A是根据本发明一个实施例的示例性阻变型非易失性存储元件的剖面图；
图2B是根据本发明另一个实施例的示例性阻变型非易失性存储元件的剖面图；
图3是根据本发明一个实施例的具有图2A和图2B所示类型的阻变型非易失性存 储元件如何具有双稳态行为的曲线图； 图4是根据本发明一个实施例的示例性阻变型存储元件与一个二极管串联的示
图6是根据本发明一个实施例的示例性阻变型存储元件与两个电子器件串联的 图5是根据本发明一个实施例的示例性阻变型存储元件与一个电子器件串联的
示意图；
示意图； 图7是根据本发明
堆栈式存储器的剖面示意图
图8是根据本发明
性存储器件的阻变型存储元件
一水
实施例的示例性的含有多层阻变型非易失性存储元件的
一水
实施例的示例性步骤流程图，该步骤包括形成用于非易失
具体实施例方式
本发明的实施例涉及由阻变型元件形成的非易失性存储器。本发明的实施例还涉 及阻变型非易失性存储元件的结构和用于形成这种结构的制造方法。 阻变型元件可形成在任何合适的类型的集成电路上。更具体地，阻变型存储元件 可形成为高容量的非易失性存储集成电路的一部分。非易失性存储集成电路常用于便携器 件，如数码相机、移动电话、手提电脑和音乐播放器。在一些设置中，非易失性存储器件可被 制成移动设备，如移动电话。在另外的设置中，非易失性存储器件被封装在能够由使用者可 拆除地安装于电子设备的存储卡或存储键中。 使用阻变型存储元件形成存储器件中的存储阵列仅仅是示例性的。 一般而言，使 用本发明所述的阻变结构可形成任何合适的集成电路。下面的例子描述了由阻变型存储元造方法。 图1示出了示例性的非易失性阻变型存储元件12的存储阵列10。存储阵列10可 为存储器件或其他集成电路的一部分。读写电路通过导体16和正交导体18与存储元件12 相连。导体如导体16和导体18有时候被称为字元线和位元线，并且用于从/向阵列10的 元件12中读/写数据。通过合适的导体16和18组合，可为单独的存储元件12或成组的 存储元件12编址。如图1中的轮廓线14所示意性指示，存储单元12可由一层或更多层材 料形成。此外，存储阵列如存储阵列IO能够以竖直的方式堆叠以形成多层存储阵列结构。
在读操作的过程中，通过向合适的导体16和18组合施加传感电压，可感知存储元 件12的状态。以这种方式编址的存储元件依据其历史可处在高阻态(即"关"状态)或低 阻态(即"低"状态)。因此，所述存储元件的电阻决定了哪些数字数据正在被其存储元件 存储。如果存储元件具有高阻，例如，可以认为存储元件包含逻辑l(即"l"位)。如果，从 另一方面说，存储元件具有低阻，可以认为存储元件包含逻辑O(S卩"O"位)。在写操作的过 程中，通过向合适的导体16和18组合施加合适的写信号，可改变存储元件的状态。
图2A示出了阻变型非易失性存储元件的一个示例性实施例的剖面图。在图2A的 例子中，存储元件12由金属氧化物22形成，并且具有导电电极20和24。当导电线如线16 和18被构建为阵列(如图1的阵列10)的一部分时，其可与电极20和24物理地且电连 接。这种导电线可由金属或其他导电材料(例如钨、铝、铜、金属硅化物、掺杂多晶硅、掺杂 硅、这些材料的组合等等)形成。若需要，导电线16和导电线18既可作为导电线又可作为 电极。在这种类型的设置中，线16可作为电极20，这样无需单独的导体来形成元件12的上 电极。同理，线18可作为电极24，这样对于元件12的下电极不需要单独的导体。
在图2A的图形中，示意性地示出导电线16和18与电极20和24形成接触。若需 要可使用其他设置。例如，可存在介入电子器件(例如二极管、p-i-n二极管、硅二极管、硅 p-i-n 二极管、晶体管等等)，该电子器件形成于线16和电极20之间或线18和电极24之 间。 金属氧化物层22可由单层材料或多个亚层材料形成。例如，如虚线23所示，金属 氧化物22可由金属氧化物亚层22A和金属氧化物亚层22B形成。通常，在金属氧化物22中 可存在任何合适的数目的亚层(例如三个或更多个亚层，四个或更多个亚层等等)。图2A 中对两个亚层的描述仅仅是示例性的。 通过不同的制造过程和/或使用不同的材料，可形成金属氧化物22的每个亚层。 例如，通过氧化导电层24可形成亚层22A和22B，该导电层由氮化钛形成。从而所形成的亚 层22B和22A可分别具有组分TixlOylNzl和Tix2Oy2Nz2。 z2的值远远小于zl的值(例如小十 倍或更多倍数)。在这种类型的设置中，金属氧化物层22的亚层22B和22A含有氮。层22 的大部分(即层22A)通常不含任何显著数量的氮，但是一个或更多个相关联的亚层(例如 层22B)可富含氮。若需要，层如层22A和22B可通过溅射工艺沉积(举例)。在溅射过程 中，气体压强可连续地或离散地变化以生成具有连续变化或离散变化的组分的层。
亚层(如亚层22A或22B)可具有任何合适的厚度。例如，亚层22A和22B具有的 层厚可为5-150 ±矣、20-250 ±矣、50-2000 ±矣等等。 若需要，在器件12的所述导电层之一和所述阻变型金属氧化物之间，可存在串联 连接的电子器件。在图2B的一个示例性设置中，示出了位于导体24和金属氧化物22之间
5的介入电子器件38。 如虚线21所示，用于诸如电极24和20的结构的导电材料可由一层或更多层材料 形成。这些层包括粘附层、阻障和逸出功控制层(举例)。 粘附层可具有例如大约5至50埃的厚度，并且可形成与金属氧化物层22直接接 触以促使其他层粘附于金属氧化物层22。 一些材料如高逸出功贵重材料(例如铂)，当其 形成与金属氧化物层22直接接触时，并不粘附。粘附层可由任何合适的材料形成，例如，粘 附层可由钛、钽或钨及其任何氮化物、碳化物、硅化物和/或这些物质的组合形成。
阻障层可用于阻止形成元件12的导电电极材料与金属氧化物层22中材料之间 的相互扩散。该阻障层可由任何合适的材料形成。该阻障层可具有大约5-1000埃的厚度 (举例)，但优选大约5至50埃。该阻障层还可作为粘附层。阻障层的例子包括高熔点金 属(例如钛、钽、钨等等)的氮化物、碳化物、碳氮化物和/或硅氮化物。在具有单独的粘附 层和阻障层的元件12中，所述粘附层可形成与金属氧化物层22接触，并且所述阻障层可形 成与所述粘附层接触。 逸出功控制层为有效地确定位于金属氧化物层22上电极的逸出功的材料(例如 金属)层。该逸出功控制层可形成在金属氧化物22上或可形成在粘附层和/或阻障层上。 所述逸出功控制层可具有高逸出功(例如大于4. 5eV或5. OeV)。在所述逸出功控制层与粘 附层和/或阻障层结合使用的实例中，优选地，粘附层的厚度、阻障层的厚度或粘附层与阻 障层的总和的厚度小于或等于100埃，并且更优选地，小于或等于50埃，以便所述逸出功控 制层仍然保持为用于设定金属氧化物层上电极的有效逸出功的主要层。典型地，所述逸出 功控制层的厚度接近为50埃或大于50埃。 可用于形成电极20和24的材料的例子包括金属(例如高熔点或过渡金属)、金属 合金、金属氮化物(例如高熔点金属的氮化物)、金属硅氮化物(即含有高熔点金属、过渡 金属或其他金属以及硅和氮的材料)、金属碳化物、金属碳氮化物、金属硅化物或其他导体。 用于电极20和24的金属氮化物可为二元氮化物(即Me，y，其中Me为一种金属)、三元氮 化物(例如Mel,Me2yNz，其中Mel和Me2为金属)或其他合适的氮化物。
金属氧化物22可由一种金属氧化物(如过渡金属的氧化物)形成，例如钴基、镍 基、铜基、锌基、钛基、锆基、铪基、钒基、铌基、钽基、铬基、钼基、鸨基或锰基氧化物或者其他 氧化物(如铝基氧化物)。可在金属氧化物22中加入一种或更多种掺杂剂。可与金属氧化 物混合的掺杂金属氧化物22中加入一种或更多种掺杂剂。可与金属氧化物混合的掺杂剂 的例子包括但不限于Ti、Ni、Co、Zr、V、Al和Nb。 通常，每个电极20和24和金属氧化物22可包含一种或更多种金属。在本文中， 将特定层内具有最大的原子浓度的金属称为该层最流行的金属。 已经发现，当所述第一电极24或第二电极20形成与金属氧化物22欧姆接触时， 可获得改善的非易失性转换行为(包括但不限于成品率和稳定性)。而且，优先选择与欧姆 接触相对的电极以形成与金属氧化物22肖特基接触。优选地，选择非化学计量金属氧化物 22(例如，通过包括但不限于贫金属、富金属、贫氧、富氧材料)，从而使缺陷(例如，包括但 不限于金属空位、金属填隙、氧空位或氧填隙)和/或电荷载体能够在所述金属氧化物中形 成。 此外，希望选择热稳定(例如，不凝聚、润湿、不分层等等)的电极层并且在随后的处理步骤中(例如在形成硅基二极管、掺杂剂活化过程中，等等，其中处理温度分别超过 50(TC和700°C )，所述电极层不与金属氧化物产生负面反应。 将所述电极的一个选为金属氮化物(例如MexNy)、金属硅氮化物(例如MexSiyNz) 或金属碳氮化物(例如M CyN》能够形成具有良好的转换特性的热稳定的欧姆接触或肖特 基接触，其中在该电极中最流行的金属与非化学计量金属氧化物22中最流行的金属是相 同的。例如，第一电极24可为氮化钛并且含有钛，而金属氧化物22可为(掺杂的或未掺杂 的)名为n型的非化学计量氧化钛层。当所述金属氧化物表现为n型材料时，逸出功小于 金属氧化物逸出功的电极材料通常形成欧姆接触。IVB族、VB族、VIB族和VIIB族金属的 氮化物通常形成低逸出功的化合物。因此，与氧化钛接触的氮化钛形成热稳定的欧姆接触。 在名为P型的非化学计量金属氧化物的实例中，逸出功小于金属氧化物的逸出功的电极材 料通常形成肖特基接触。最流行的金属的其他例子包括但不限于锆、铪、钒、铌、钽、铬、钼和 钨。此外，与由元素周期表靠上方位置的金属形成的金属氮化物相比，基于元素周期表中靠 下方位置的金属的金属氮化物通常形成较低逸出功的材料。因此，在其中所述金属氧化物 是氧化钛基的例子中，也可使用氮化钽电极获得与氮化钛相似的结果。
由与所述电极中的金属相同的金属形成金属氧化物22的另一个优点是能够潜在 地消除在形成电极的操作和形成金属氧化物层22的操作之间改变处理室的需要。
在电极20和金属氧化物22之间形成的界面可为肖特基接触或欧姆接触。在电极 24和金属氧化物22之间形成的界面也可为肖特基接触或欧姆接触。优选地，相对的电极形 成相反的接触类型。通过合适的设置，电极24和金属氧化物22形成欧姆接触(例如将金 属氮化物作为电极24)，并且金属氧化物22和电极20形成肖特基接触(例如将一个可选 的粘附层和逸出功层控制层作为电极20)。在钛基n型金属氧化物实例中，将电极24选为 氮化钛以形成与所述钛基n型金属氧化物欧姆接触。此外，将高逸出功材料如Pt、 Ir、 Ir02 等等选作相对的电极20以形成肖特基接触(即该电极的逸出功大于n型金属氧化物的逸 出功)。可选地，使用薄的粘附层/阻障层，优选小于或等于大约50埃，并且更优选小于或 等于大约20埃。应选择所述粘附层/阻障层的厚度，从而使粘附得到改善，同时对逸出功 控制层材料无负面影响。 阻变型存储元件12具有双稳态电阻。当阻变型存储元件12处在高阻态时，可认 为其含有逻辑l。当阻变型存储元件12处在低阻态时，可认为其含有逻辑0。(若需要，高 阻可以用逻辑0而低阻可以用逻辑1表示)通过使用传感电压，可感知阻变型存储元件12 的状态。当希望改变阻变型存储元件12的状态时，读写电路可将合适的控制信号施加于合 适的线16和18。 通过对用于制造金属氧化物22的工艺参数的合理选择，可形成具有相对大的电 阻的阻变型金属氧化物。例如，器件12中的金属氧化物22可具有至少1欧姆_厘米、至少 10欧姆-厘米或至少100欧姆-厘米或更大的高态电阻系数。元件12的高态电阻与元件 12的低态电阻之比可大于5或IO(举例)。 图3示出了元件12的电流(I) 电压(V)的曲线图。起始，元件12处在高阻态 (例如存储逻辑1)。在这种状态下，实线HRS26代表元件12的电流 电压特征。通过与元 件12阵列相关联的读写电路可感知元件12的高阻态。例如，读写电路可将读电压V^，施 加于元件12并且可感知因此而产生的流经元件12的低电流L。当希望元件12存储逻辑
70时，将元件12置于其低阻态。这可通过使用读写电路向元件12的终端16和18施加电 压V^(设置电压)而实现。如虚线30所示，向元件12施加电压V^使元件12进入其低阻 态。在这个区域，改变了元件12的结构(例如通过形成流经金属氧化物22或其他合适的 机构的电流丝)。这样，在移走电压VSET之后，元件12具有低阻曲线LRS28所示的特征。
通过读写电路，可感知元件12的低阻状态。当将读电压V鹏D施加于阻变性存储元 件12时，读写电路将感知相对高的电流值I"表明元件12处在其低阻态。当希望元件12 存储逻辑1时，通过将电压V目^(重置电压)施加于元件12，将元件12再次置于其高阻态。 当读写电路将V目^施加于元件12时，元件12进入如虚线32所示的其高阻态HRS。当从元 件12移走电压VKESET之后，元件12再次具有高阻曲线HRS26所示的特征。
阻变型存储元件12的双稳态电阻使存储元件12适用于存储数字化数据。由于在 不施加电压VSET或VKESET的情况下存储数据不发生改变，因此源自元件如元件12的存储是 非易失性的。 任何合适的读写电路和阵列布局方案设置可用于从阻变型存储元件如元件12构
建非易失性存储器件。例如，水平和垂直线16和18可与阻变型存储元件12的终端直接相
连。这仅仅是示例性的。若需要，其他电子器件可与每个元件12关联。 图4示出了一个例子。如图4所示，可将二极管36与阻变型存储元件12串联设
置。二极管36可为肖特基二极管、p-n型二极管、p-i-n型二极管或任何其他合适的二极管。 若需要，可将其他电子器件与阻变型存储元件12串联设置。如图5所示，串联连 接的电子器件38可与阻变型存储元件12联接。器件38可为二极管、晶体管或任何其他合 适的电子器件。由于器件如前述这些器件，能够矫正或反之改变电流流动，有时这些器件被 称为整流元件或电流导引元件。如图6所示，可将两个电子器件38与阻变型存储元件12 串联设置。电子器件38可形成为非易失性存储元件的一部分，或可形成为相对于阻变型金 属氧化物及其关联电极的在可能地远程的位置上的独立器件。 存储元件12可制成阵列10中的一个单层，或可制成多层形成三维堆叠(具有或 没有关联的电子器件38)。通过多层存储元件方案设置形成存储阵列(如图1的存储阵列 10)的优点是这种类型的方法允许在指定芯片尺寸下存储元件密度最大化。
图7示出了包含多层存储元件的示例性集成电路40。如图7所示，集成电路40具 有基片44(例如硅片)。由阻变型非易失性存储元件12构成的多个层42已经形成在基片 44上。在图7的例子中，基片44上有四个层42。这仅仅是示例性的。由集成电路中的阻 变型存储元件12构成的层数可为任何合适的数字。具体地，每一层设置以与图1中描绘的 阵列相似的交点阵列布局。 每个层42可包含完全一致的存储元件12，或者部分或所有的层42可包含不同类 型的存储元件。假设，例如，第一层存储元件12形成在基片44上，并且第二层存储元件12 形成在所述第一层存储元件上。在这种情况下，第一层存储元件的所述第一层可具有下电 极和金属氧化物层，其中，两者的最流行的金属(例如钛)是相同的，第二层存储元件可具 有下电极和金属氧化物层，其中两者的最流行的金属(例如铪)是相同的，但其中该最流行 的金属不同于所述第一层中最流行的金属。若需要，在元件12的下电极和金属氧化物层中 的最流行的金属可完全一致。例如，在堆栈式存储集成电路中，钛可用于所有层的元件12的下电极和金属氧化物层中。 在制造元件12时所形成的材料层可通过利用合适的工艺来沉积。举例来说，沉积 工艺包括物理气相沉积(例如溅射沉积或蒸发)、化学气相沉积、原子层沉积、电化学沉积 (例如无电沉积或电镀)、离子注入(例如退火处理前的离子注入)和热氧化等等。
图8示出了典型的制造过程。在步骤46中，形成一个或更多个可选层。例如，构 成底层布线结构的材料层或元件12的下层可形成在硅片上或其他合适的基片上。若需要， 可沉积构成电流导引元件(如图6所示的电流导引元件38)的材料层。
在步骤48中，形成第一导电层，如图2A和2B所示的导电层24。导电层24可形成 在下电路层上。例如，导电层24可以形成在件10的下线(underlying line)18上或可形 成为线18的一部分。导电层24可沉积在来自于步骤46的下层结构上。例如，层24沉积 于基片、非易失性存储元件层(例如，当形成的集成电路为堆栈式存储器件)、导电层如传 送线(line for routing) 18、用于使导电传送线和非易失性存储元件彼此绝缘的绝缘层或 任何其他合适的材料层。 层24可由金属、金属氮化物、金属硅化物或其他合适的导电材料形成。优选地，层 24由具有MemNn形式的金属氮化物组成，其中Me为选自IVB、 VB或VIB族的金属。这种类 型的导电层与随后沉积的金属氧化物层形成稳定的导电介面，并且可获得导电层24和金 属氧化物层22之间良好的逸出功匹配，以根据随后生成的金属氧化物是n型还是p型来分 别形成欧姆接触或肖特基接触。选自IVB、 VB或VIB族的金属在周期表的列中从上往下逸 出功减小。例如，在族IVB中，Ti的逸出功大于Zr的逸出功，Zr的逸出功大于Hf的逸出 功。同理，在族VB中，V的逸出功大于Nb的逸出功，Nb的逸出功又大于Ta的逸出功。这种 特性使材料能够被选用于适合用于所使用的阻变型材料的层24。 经常希望制造含有金属的电极，其中该含有金属的电极的逸出功小于该金属纯态 时的逸出功。例如，为了在电极和n型金属氧化物层之间形成欧姆接触，希望使用其逸出功 小于金属氧化物的逸出功的电极。由于指定金属的氮化物通常具有比其纯态时小的逸出 功，因此希望由一种金属的氮化物而非由该金属本身形成电极。此外，金属氮化物通常比 纯金属的热稳定性更好。在步骤48中形成二元氮化物的例子包括TimNn、 WmNn和NbmNn(例
如，与Tix0y、 Wx0y和Nbx0y金属氧化物层一起使用}，还可形成三元氮化物{例如1^1^、
NbxAlyNz和WxAlyNz)，但是应选择可用于所需逸出功的三元氮化物。 用于形成层24的工艺包括物理气相沉积(例如溅射沉积或蒸发)、化学气相沉积、 原子层沉积和电化学沉积(例如无电沉积或电镀)。若需要，可用多于一种的材料形成导电 层，例如，导电层24可由不同材料构成的多个亚层形成，或可由多于一种成分的混合物形 成。层24的组分还可通过掺杂来调节(例如通过离子注入将掺杂剂添加至金属或其他材 料)。层24的厚度在10-10000埃的范围内(举例)。层24可用作器件12的下电极。
在步骤48已经形成导电层后，在步骤50中可形成一个或更多个可选层。例如，这 些层可以用于形成诸如图2B的器件38的电子器件(电流导引元件)。在步骤52的过程 中，可制得一层或更多层半导体(例如掺杂和/或本征硅)，并且，若需要，可形成一层或更 多层导体或其他材料。如果形成二极管，可沉积n型和p型硅层。通过合适的工艺(例如 物理气相沉积、化学气相沉积、原子层沉积或电化学沉积)，步骤50的层可沉积于导电层24 上。这种电子器件是可选的并且不需要形成所述步骤中的层，特别地，如果所述电极和所述
9金属氧化物之间未插入所述导引元件。 在步骤52中，金属氧化物层22可沉积于第一导电层上方。如果在步骤52中没有 形成可选层，金属氧化物层可直接沉积于第一导电层或可通过氧化第一导电层而形成(例 如使用炉内热氧化，使用快速热氧化工具内的氧化，或使用退火处理之前的氧离子的离子 注入)。如果步骤50的可选层沉积于第一导电层，金属氧化物层22可形成在所述可选层 上，在第一导电层的上方。 金属氧化物层22可由任何合适的氧化物形成。例如，金属氧化物层22可由一种 过渡金属如镍(即形成氧化镍)形成。可形成金属氧化物的其他金属包括Ti、 V、 Cr、 Mn、 Zr、 Nb、 Mo、 Hf 、 Ta和W。掺杂剂如Ti、 Co、 Zr、 V、 Al和Nb可用于形成层22 (举例)，掺杂剂 可以任何合适的浓度引入(例如0-30%的原子浓度)。 金属氧化物层22可由非化学计量材料Me,Oy形成，其中Me为选自族IVB、VB或VIB 的金属。富金属的金属氧化物易形成n型半导体。贫金属的金属氧化物易形成P型半导 体。非化学计量金属氧化物比化学计量金属氧化物可具有更好的阻变特性。特别地，在步 骤52中可形成的合适的金属氧化物包括Tix0y、 Zrx0y、 Hfx0y、 Vx0y、 Nbx0y、 Tax0y、 Crx0y、 Mox0y 和W,Oy(举例)。 在步骤52中，金属氧化物层22可沉积为单层材料或沉积为多个亚层。在层22由 多个亚层组成的设置中，每个亚层可使用潜在的不同材料组通过潜在的不同工艺形成。例 如，金属氧化物层22的不同亚层可在不同的沉积压力、温度和功率级(例如，当使用物理气 相沉积工艺沉积层22时的不同溅射功率)下形成。金属氧化物层22的不同亚层可由不同 材料形成。例如，一个亚层可包括掺杂剂，而另一个亚层可不包括掺杂剂。若需要，层22中 材料(即金属和/或掺杂剂)的浓度可连续变化，从而使一个层到下一层无突变的界面。
在步骤52形成金属氧化物层22后，在步骤54中， 一个或更多个可选层可形成在 金属氧化物层22上。例如，这些层可以用于形成电子器件(电流导引元件)，如图2B的元 件38。在步骤54中，可形成一层或更多层半导体(例如，掺杂和/或本征硅)，并且，若需 要，可形成一层或更多层导体或其他材料。如果形成二极管，可将n型和p型硅层沉积。可 通过任何合适的工艺(例如物理气相沉积、化学气相沉积、原子层沉积或电化学沉积)将步 骤54中沉积的层沉积于金属氧化物层22。这种电子器件是可选的，并且不需要执行该步 骤，特别地，如果所述电极和所述金属氧化物之间未插入所述导引元件。
在步骤56中，可形成第二导电层。例如，可形诸如图2A和2B的导体20的导电材 料层。如果已经沉积了步骤54的一个或更多个可选层，所述第二导电层可沉积于可选层， 位于在步骤52中沉积的金属氧化物层22的上方。如果没有沉积步骤54的可选层，所述第 二导电层可沉积于所述金属氧化物层22上方。所述第二导电层可用作器件12的上电极。 在所述第二导电层和所述金属氧化物层22之间的界面形成欧姆接触或肖特基接触。优选 地，当所述第一导电层形成与金属氧化物层欧姆(肖特基)接触时，所述第二导电层被选为 肖特基(欧姆)。 所述第二导电层可由金属、金属氮化物(例如二元或三元金属氮化物)、金属硅化 物或其他合适的导电材料形成。可用于与(n-型)金属氧化物形成肖特基接触的高逸出功 材料包括Pt、 Ir、 Ru、 Rh、 Re、 Pd、 TixAlyNz、 TaxAlyNz、 WxAlyNz、 Ir02和Ru02。可用于形成所述 第二导电层的工艺包括物理气相沉积(例如溅射沉积或蒸发)、化学气相沉积、原子层沉积和电化学沉积(例如无电沉积或电镀)。若需要，多于一种的材料可用于形成所述第二导电 层。例如，导电层20可由如图2B中所示的不同材料构成的多个亚层形成或可由多于一种 成分的混合物形成。所述第二导电层中最流行的金属与第一导电层和金属氧化物层中的最 流行金属可以是相同或不同的。所述第二导电层可包含所述金属氧化物和所述第一导电层 的最流行的金属(例如金属氮化物)，其原子浓度小于10% (举例)。 在步骤58中，一个或更多个可选层可形成在步骤56的导电层上。例如，可沉积一 层或更多层材料。例如，这些层可以用以形成诸如图5或图6所示的器件38的电子器件 (电流导引元件)。在步骤58的过程中，可形成一层或更多层半导体(例如掺杂和/或本 征硅)，并且，若需要，可形成一层或更多层导体或其他材料。如果形成二极管，可沉积n型 和P型硅层。可通过合适的工艺(例如物理气相沉积、化学气相沉积、原子层沉积或电化学 沉积)将步骤58中沉积的层沉积于所述第二导电层。 根据一个实施例提供的一种阻变型非易失性存储元件，其包括第一金属氮化物导 电层、第二导电层和非化学计量阻变型金属氧化物层，所述金属氧化物层位于所述第一金 属氮化物导电层和所述第二导电层之间，其中所述第一金属氮化物导电层包含一种最流行 的金属，所述非化学计量阻变型金属氧化物层包含一种最流行的金属，并且所述第一金属 氮化物导电层中最流行的金属与所述非化学计量阻变型金属氧化物层中最流行的金属是 相同的。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，肖特基接触形成
于至少两种情形之一的界面1)所述第一金属氮化物导电层和所述非化学计量金属氧化
物层之间以及2)所述第二导电层和所述非化学计量金属氧化物层之间。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述金属氧化物
包含至少一种掺杂剂。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，欧姆接触形成于 至少两种情形之一的界面1)所述第一金属氮化物导电层和所述金属氧化物层之间以及 2)所述第二导电层和所述金属氧化物层之间。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一金属氮 化物和所述第二导电层中的至少一个为三元金属氧化物。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一金属氮 化物导电层形成与所述金属氧化物欧姆接触，而其中所述第二导电层形成与所述金属氧化 物肖特基接触。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一金属氮 化物导电层包括由一种过渡金属形成的过渡金属氮化物，其中，所述金属氧化物包括所述 过渡金属的一种氧化物，而其中所述第二导电层形成与所述金属氧化物肖特基接触。
根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述非化学计量 金属氧化物中最流行的金属包括一种过渡金属。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述非化学计量 金属氧化物中最流行的金属选自Ti、 V、 Cr、 Mn、 Zr、 Nb、 Mo、 Hf 、 Ta和W。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层 的材料选自Pt、 Ir、 Ru、 Rh、 Re、 Pd、 TixAlyNz、 TaxAlyNz、 WxAlyNz、 Ir02和Ru02。
11
根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易 失性存储元件形成在集成电路上，所述集成电路包括电流导引元件，并且其中1)所述第一 金属氮化物导电层和2)所述第二导电层中至少一个与所述电流导引元件串联联接。
根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易 失性存储元件形成在集成电路上，所述集成电路包括垂直堆叠于集成电路上的阻变型非易 失性存储元件层。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易 失性存储元件形成在集成电路上，所述集成电路包括垂直堆叠于集成电路上的阻变型非易 失性存储元件层，并且其中所述垂直堆叠的阻变型非易失性存储元件与电流导引元件电联 接。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述金属氧化物 层中的最流行的金属包括铝。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层 包含最流行的金属，并且所述第二导电层中最流行的金属不同于所述第一金属氮化物导电 层中最流行的金属和所述金属氧化物层中最流行的金属。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层
的材料选自Pt、 Ir、 Ru、 Rh、 Re、 Pd、 TixAlyNz、 TaxAlyNz、 WxAlyNz、 Ir02和Ru02。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层
包含所述第一金属氮化物导电层的最流行的金属，其原子浓度小于10%。 根据另一个实施例提供的一种阻变型非易失性存储元件，其包括第一电极、第二
电极和插在所述第一和第二电极之间的阻变型非化学计量金属氧化物层，其中，第一电极
和阻变型金属氧化物包含相同的最流行的金属。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易 失性存储元件形成在集成电路上，所述集成电路包括垂直堆叠于集成电路上的阻变型非易 失性存储元件层。其中，所述阻变型非易失性存储元件形成在所述堆叠层中的一个层上，其 中所述堆叠层中的与含有阻变型非易失性存储元件的堆叠层相邻的一个层包含附加的阻 变型非易失性存储元件。并且其中所述附加的阻变型非易失性存储元件具有包含最流行金 属的金属氮化物电极层，并且具有包含最流行金属的金属氧化物，所述金属氧化物中最流 行的金属与所述附加的阻变型非易失性存储元件的所述金属氮化物电极层中的最流行的 金属是相同的。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层
包括至少第一和第二层，并且其中所述第一层包括选自粘附层和阻障层中的层。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一层具有
第一厚度，并且所述第二层具有第二厚度，并且其中所述第二厚度大于所述第一厚度。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二电极形
成与所述金属氧化物肖特基接触，而其中所述第二层为逸出功控制层。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述逸出功控制 层的逸出功大于5eV。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易失性存储元件形成在集成电路上，所述集成电路包括垂直堆叠的阻变型非易失性存储元件
层。并且，其中垂直堆叠的阻变型非易失性存储元件层中至少一层包括一种金属氧化物，该
氧化物具有的最流行的金属与所述阻变型金属氧化物中最流行的金属是相同的。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述阻变型非易
失性存储元件形成在集成电路上，所述集成电路包括垂直堆叠的阻变型非易失性存储元件
层。并且，其中垂直堆叠的阻变型非易失性存储元件层中至少一层包括一种金属氧化物，该
氧化物具有的最流行的金属与阻变型金属氧化物中最流行的金属是不同的。 根据另一个实施例提供的一种阻变型非易失性存储元件，其包括第一电极、第二
电极和插于所述第一和第二电极之间的阻变型非化学计量金属氧化物层。并且，其中所述
第一电极和所述阻变型金属氧化物包含的最流行的金属是相同的，并且其中，所述第一电
极和所述第二电极中的至少一个包括一种贵重材料。 根据另一个实施例提供的一种方法，其包括形成具有第一最流行的金属的第一导 电层，在所述第一导电层上形成具有第二最流行的金属的阻变型非化学计量金属氧化物 层。其中所述第一最流行的金属与所述第二最流行的金属是相同的，然后在所述金属氧化 物层上形成第二导电层。 根据另一个实施例提供的一种方法，其包括对所述金属氧化物层掺杂。
根据另一个实施例提供的方法，其包括将一种掺杂剂注入所述金属氧化物层。
根据另一个实施例提供的一种方法，其中，形成所述金属氧化物层包括形成第一 亚层和形成第二亚层。 根据另一个实施例提供的一种方法，其包括由不同的材料形成所述第一亚层和所 述第二亚层。 根据另一个实施例提供的一种方法，其包括通过不同的制造过程形成所述第一亚 层和所述第二亚层。 根据另一个实施例提供的一种阻变型非易失性存储元件，其包括第一金属氮化物 导电层、第二导电层和位于第一金属氮化物导电层和第二导电层之间的非化学计量阻变型 金属氧化物层。其中，所述第一金属氮化物导电层包含一种最流行的金属，所述非化学计量 阻变型金属氧化物层包含一种最流行的金属，并且所述第一金属氮化物导电层中最流行的 金属与所述非化学计量阻变型金属氧化物层中最流行的金属是相同的。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，金属氧化物层包 括不同材料构成的第一亚层和第二亚层。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一金属氮 化物层的材料不同于所述第二导电层的材料。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第二导电层 包括一种材料，该材料选自Pt、 Ir、 Ru、 Rh、 Re、 Pd、 TixAlyNz、 TaxAlyNz、 WxAlyNz、 Ir02和Ru02。 并且其中非化学计量金属氧化物包括一种金属，该金属选自过渡金属、Al、Ti、 V、Cr、Mn、Zr、 Nb、Mo、Hf、Ta禾口 W。 根据另一个实施例提供的一种阻变型非易失性存储元件，其中，所述第一导电层 和所述第二导电层中的至少一个包含贵重材料。 前述内容仅仅旨在说明本发明的原则，本领域技术人员可进行各种修改而不背离
13本发明的范围和主旨.
权利要求
一种阻变型非易失性存储元件，包括第一电极；第二电极；阻变型非化学计量金属氧化物层，其介于所述第一和所述第二电极之间，其中所述第一电极和所述阻变型金属氧化物中包含相同的最流行的金属。
2. 根据权利要求1定义的阻变型非易失性存储元件，其中所述第一电极为金属氮化物 导电层。
3. 根据权利要求1定义的阻变型非易失性存储元件，其中所述金属氧化物包含至少一 种掺杂剂。
4. 根据权利要求1定义的阻变型非易失性存储元件，其中所述非化学计量金属氧化物 中最流行的金属选自过渡金属、Al、 Ti、 V、 Cr、 Mn、 Zr、 Nb、 Mo、 Hf 、 Ta和W。
5. 根据权利要求1定义的阻变型非易失性存储元件，其中所述第二电极的材料选自 Pt、 Ir、Ru、Rh、Re、Pd、TixAlyNz、TaxAlyNz、WxAlyNz、 Ir02和Ru02。
6. 根据权利要求1定义的阻变型非易失性存储元件，其中所述阻变型非易失性存储元 件形成在集成电路上，该集成电路包括电流导引元件，并且其中1)第一电极和2)第二电极 中至少一个与所述电流导引元件串联联接。
7. 根据权利要求1定义的阻变型非易失性存储元件，其中所述金属氧化物层由多个亚 层材料形成。
8. 根据权利要求1定义的阻变型非易失性存储元件，其中所述第二电极包含最流行的 金属，并且其中所述第二电极中最流行的金属不同于所述第一电极中最流行的金属和所述 金属氧化物层中最流行的金属。
9. 根据权利要求1定义的阻变型非易失性存储元件，其中所述第二电极包括至少第一 和第二层，并且，其中所述第一层包括选自粘附层和阻障层中的层。
10. 根据权利要求9定义的阻变型非易失性存储元件，其中所述第二层为逸出功控制层。
11. 一种方法，包括形成具有第一最流行的金属的第一导电层；在所述第一导电层上形成具有第二最流行的金属的阻变型非化学计量金属氧化物层， 其中所述第一最流行的金属和第二最流行的金属是相同的； 在所述金属氧化物层上形成第二导电层。
12. 根据权利要求11定义的方法，其中形成所述第一导电层包括形成具有金属氮化物 的第一导电层。
13. 根据权利要求11定义的方法，其中，使用物理气相沉积、化学气相沉积、原子层气 相沉积、无电沉积和电化学沉积中的至少一种方法形成所述第一导电层和所述第二导电 层，并且其中使用物理气相沉积、化学气相沉积、原子层沉积、氧化、无电沉积和电化学沉积 中的至少一种方法形成所述金属氧化物层。
14. 根据权利要求13定义的方法，进一步包括将所述存储元件退火。
15. 根据权利要求11定义的方法，进一步包括对所述金属氧化物层掺杂。
全文摘要
本发明提供了具有阻变型金属氧化物的非易失性存储元件。所述非易失性存储元件可在集成电路上形成一个或更多个层。每个存储元件可具有一个第一导电层、一个金属氧化物层和一个第二导电层。电子器件如二极管可与所述存储元件串联联接。所述第一导电层可由一种金属氮化物形成。所述金属氧化物层可包含与第一导电层相同的金属。所述金属氧化物层与可形成与所述第一导电层欧姆接触或肖特基接触。所述第二导电层可形成与所述金属氧化物层欧姆接触或肖特基接触。所述第一导电层、所述金属氧化物层和所述第二导电层可包括亚层。所述第二导电层可包括一个粘附层或阻障层和一个逸出功控制层。
文档编号H01L27/115GK101711431SQ200880015322
公开日2010年5月19日 申请日期2008年5月2日 优先权日2007年5月9日
发明者托尼·江, 普拉加提·库马尔, 桑德拉·G.·马尔霍特拉, 肖恩·巴斯托 申请人:分子间公司