专利名称：图象传感器芯片及图象传感器的制作方法
技术领域：
本发明是涉及一种读取被读体图象的图象传感器芯片以及具备有多个图象传感器芯片的图象传感器。
以往的图象传感器芯片具有将来自多个光电转换元件的图象读取信号不经放大就从输出缓冲器串行输出的构成。还有，具备有多个这样的图象传感器芯片的以往的图象传感器的构成是装载放大电路的放大电路板与装载多个图象传感器芯片的图象传感器芯片板分别设置、把来自各图象传感器芯片的图象读取信号经过图象传感器芯片的配线模式和连接器及放大电路板的配线模式送给放大电路，通过那个放大电路放大后，再通过放大电路板的配线模式和连接器串行输出到外部。
可是，因上述以往的图象传感器把来自各图象传感器芯片的图象读取信号经过图象传感器芯片的配线模式和连接器及放大电路板的配线模式送给放大电路，容易受到噪声的影响，产生的问题是难以按照图象获得正确的图象读取信号。也就是说，图象读取信号电平低，放大电路的输入阻抗大，因此，如果从图象传感器芯片到放大电路为止的布线长的话，噪声就容易加入，在图象读取信号上迭加大的噪声信号，特别是当在图象传感器的附近配设有激光打印机等时，会大受到来自激光装置的噪声的影响。
这样的缺点有可能通过用作为图象传感器的外壳的铝等金属对图象传感器内部的电路进行电磁屏蔽来解决，但图象传感器造价变得高了。
于是，可以考虑使各图象传感器芯片自带放大电路，从各图象传感器芯片输出放大了的图象读取信号。
可是，如果按这样构成，固装在各图象传感器芯片上的放大电路的偏置是离散的，因这种离散使按照图象获得正确的图象读取信号变得困难。对进行多级灰度或彩色读取的图象传感器而言，偏置的离散容易以灰度或颜色的变化表现出，这个问题尤为严重。
这样的缺点有可能通过在图象传感器的外部对处理图象读取信号的处理电路添加校正电路，并用这个正电路对偏置的离散进行校正。但是，这样的构成使包含图象传感器的装置的造价变得高了。
于是，可以考虑使各列图象传感器芯片中的一个自带放大电路并通过这个放大电路对来自各列图象传感器芯片的图象读取信号进行放大再输出到图象传感器的外部。
如果按这样构成，对各列的偏置离散问题可以得到解决，而且，与在放大电路板上设置放大电路的情形比较，噪声的问题会减轻。但是，用这样的构成就必需制造2种图象传感器芯片并把这些芯片装在图象传感器芯片板上，因此，图象传感器芯片的批量生产效率降低，而且往图象传感器芯片板上装图象传感器芯片的工作变得复杂，图象传感器的造价变得高了。
这样，上述3种方式每种都有其优点和缺点。按照图象传感器的用途，希望能够任选这些方式中的一个，但如果按各种方式制造不同的图象传感器芯片，因批量生产效率降低使得图象传感器的造价变得更高了。
本发明的目的是在不使造价变高的情况下通过制造时的引线接合法提供能够转换输出未经放大的图象读取信号的状态、对各图象传感器芯片通过不同的放大电路输出放大了的图象读取信号的状态和通过1行1个的放大电路输出放大了的图象读取信号的状态的图象传感器。
本发明另外的目的是提供用于这样图象传感器的图象传感器芯片。
由本发明的第1个方面提供一种图象传感器芯片，其特征是具备有把来自被读体的反射光变换成模拟的图象读取信号的多个光电转换元件、把来自多个光电转换元件的各输出端的图象读取信号依次串行取出的选择电路、用于输出通过选择电路串行取出的图象读取信号的第1缓冲器、可以放大来自多个光电转换元件的图象读取信号的放大电路、与放大电路的输入端连接的第2缓冲器和与放大电路的输出端连接的第3缓冲器。
这样，通过把来自第1缓冲器的图象读取信号取出可以得到放大前的图象读取信号。还有，把从第1缓冲器输出的图象读取信号输入到第2缓冲器，通过把来自第3缓冲器的图象读取信号取出可以得到放大后的图象读取信号。还有，也把从具有同样构成的其它的图象传感器芯片的第1缓冲器输出的图象读取信号输入到第2缓冲器，通过把来自第3缓冲器的图象读取信号取出可以一起得到多个图象传感器芯片放大后的图象读取信号。因此，通过用多个这样的图象传感器芯片，不使造价变高，并通过制造时的引线接合法实现能够转换输出未经放大的图象读取信号的状态、输出放大后的图象读取信号的状态和由别的图象传感器芯片把自己的图象读取信号放大的状态的图象传感器。
被读体既可以是画着图象的纸也可以是树脂制的胶片，而且还未必非要片状的。
光电转换元件可以用发光二极管和光电晶体管，但并不只限于这些元件。
选择电路可以用移位寄存器或者CCD，但并不只限于这些东西。
放大电路可以用运算放大器，但并不仅限于此。
与理想的实施例相关的图象传感器芯片具备有按照来自外部的控制信号切换把从选择电路取出的图象读取信号提供给第1缓冲器的状态和不提供给第1缓冲器的状态的第1个开关电路、按照来自外部的控制信号切换把从放大电路的输出端输出的信号提供给第3缓冲器的状态和不提供给第3缓冲器的状态的第2个开关电路。
这样，当不从第1或第3缓冲器输出图象读取信号或放大了的图象读取信号时，通过把第1或第2个开关电路置成关，比较好地减轻了从图象读取信号的通路加进噪声信号并从第1或第3缓冲器输出的问题，特别是可以防止经放大电路放大了的大噪声从第3缓冲器输出，可以地保持读取性能。
第1或第2个开关电路置成关可以用场效应管，但并不仅限于此。
由本发明的第2个方面提供一种图象传感器，其构成具备有装载至少1列的如上所述的图象传感器芯片的配线板的图象传感器，上述配线板由为上述至少1列的图象传感器芯片所通用的第1模式配线、为上述至少1列的图象传感器芯片所通用的第2模式配线和为上述至少1列的按各自图象传感器芯片分别设置的第3模式配线所构成。
按照以上的构成，只需改变引线接合的形式，利用共用的图象传感器芯片和配线板，可以按照要求任意制造出输出未放大的图象读取信号的图象传感器、输出根据各图象传感器芯片用不同的放大电路放大了的图象读取信号的图象传感器、输出由每行1个的放大电路放大了的图象读取信号的图象传感器。于是，没有必要使用配线模式不同的多种类型的配线板，进一步降低了造价。
在引线接合形式的例1中，上述各图象传感器芯片的上述第1缓冲器通过引线接合与上述第1模式配线连接，把从上述至少1列的图象传感器芯片输出的图象读取信号通过第1模式配线串行输出所构成。
在引线接合形式的例2中，上述各图象传感器芯片的上述第1缓冲器和第2缓冲器通过引线接合与相应的第3模式配线连接，上述各图象传感器芯片的上述第3缓冲器通过引线接合与上述第1模式配线连接，把从上述至少1列的图象传感器芯片输出的图象读取信号由上述放大电路放大后通过第1模式配线串行输出所构成。
在引线接合形式的例3中，上述配线板对于上述至少1列的图象传感器芯片中所选中的一个还备有第4模式配线，上述各图象传感器芯片的上述第1缓冲器通过引线接合与上述第2模式配线连接，上述所选择的图象传感器芯片的上述第2缓冲器也通过引线接合与上述第2模式配线连接，上述所选择的图象传感器芯片的上述第3缓冲器通过引线接合与上述第1模式配线连接，上述所选择的图象传感器芯片具有通过引线接合与与上述第4模式配线连接的第4缓冲器，从上述至少1列的图象传感器芯片的上述第1缓冲器输出的图象读取信号通过上述所选择的图象传感器芯片的放大电路放大后通过通过第1模式配线串行输出所构成。
本发明的其它目的、特征以及优点通过以下参照附图进行的详细说明将会显现出来。
下面对附图进行简单说明。
图1是表示与本发明的一个实施例有关的图象传感器的部件拆解后的立体图。
图2是上述图象传感器的部分俯视图。
图3是对图1的Ⅲ-Ⅲ线的剖面图。
图4是对图1的Ⅳ-Ⅳ线的剖面图。
图5是对图1的Ⅴ-Ⅴ线的剖面图。
图6是表示上述图象传感器芯片的配线模式的连接形式之例1的电路图。
图7是表示上述图象传感器芯片的配线模式的连接形式之例1的电路图。
图8及图9是表示上述图象传感器芯片的配线模式的连接形式之例3的电路图。
以下参照附图就本发明较理想的实施例进行具体说明。
在图1～5中，与本发明的实施例有关的图象传感器20具有剖面形状大致为矩形状和规定纵向尺寸的外壳21，这个外壳21比如可以通过树脂成形制作出。这个外壳21如在图3所清楚显示，具有上下贯通的内部空间，装有玻璃盖子22可封住上部开口，装有用作配线板的头部印刷电路板23可以封住下部开口。在这个头部印刷电路板23的上面靠近一侧纵向边缘处装有多个图象传感器芯片24(如图所示的实施例中是18个)，靠近另一侧纵向边缘处装有多个LED芯片25用作照明光源。这样，在这个外壳21的内部空间中设有透明树脂制的光导部26用于使来自LED芯片25的光高效率地照射在玻璃盖子22上作为被读体的原稿D上，还设有棒形透镜阵列27使来自原稿D的反射光正向等倍地聚焦在图象传感器芯片24上。
棒形透镜阵列27从上方插入到在外壳21中形成的沟状支撑部28上并被保持。沟状支撑部28有与棒形透镜阵列27的平面形式相对应的凹陷沟29，在其底部设有狭缝30使透过棒形透镜阵列27的光能够通过并到达其下方配置的多个图象传感器芯片24上。
如图3所示，在这个沟状支撑部28的纵向中部的内壁上设有2个凸起31与棒形透镜阵列27上面一侧的边缘接合，这是为了防止棒形透镜阵列27的活动。各个凸起31有适当的高度，这样的高度要对往沟状支撑部28插入棒形透镜阵列27的操作没有防碍，凸起的前面靠上方形成斜面31a。
光导部26是为了通过棱镜效应把发自装在头部印刷电路板23上的LED芯片25的光高效地导到读取线L或其附近区域上的部件，LED芯片25位于与棒形透镜阵列27的光轴的延长线上的读取线L侧向相错的位置上。这个光导部26被装成嵌在由与LED芯片25的配置相对应且开口的透光窗32组成的底壁33、外壳21的一侧内壁21a和沟状支撑部28的外壁28a所围成的空间中。
如图1所示，在光导部26的纵向中部的一个侧面上形成2个接合凸起34，与此相对应，在外壳21的一侧内壁21a上形成了可与接合凸起34相接合的接合凹部35。于是，如图1及图5所示，在这个光导部26的两端形成与光导一体的镶嵌块36，其大小由外壳的一侧内壁21a与沟状支撑部28的外壁28a间可嵌入的大小决定。从这个镶嵌块36延长出与其成为一体的按压片37片，为的是压按棒形透镜阵列27两端的上面。还有，在镶嵌块36的背面形成有凸起38以及凸条39，为的是使这个镶嵌块36具有一定的摩擦力保持镶嵌在外壳的侧内壁21a及沟状支撑部28的外壁28a之间。
上述构成的图象传感器20可按如下组装起来。首先，把棒形透镜阵列27嵌入外壳21的沟状支撑部28上。此时，沟状支撑部28的凸起31与棒形透镜阵列27的上表面接合，防止棒形透镜阵列27的活动。
其次，把光导26从上面嵌入由外壳的侧内壁21a及沟状支撑部的侧壁28a围成的空间中。光导部26的接合凸起34与接合凹部35接合，通过把镶嵌块36紧紧地嵌入上述相应的空间使它不会活动并保持在一定的位置。还有，光导部26的各镶嵌块36上的压按片37压着棒形透镜阵列27两端的上面。棒形透镜阵列27其纵向中部被凸起31按住，其两端部被光导26的压按片37按住，从而使棒形透镜阵列稳定而且可靠地保持在固定位置上。
把玻璃盖子22嵌入外壳21的上方开口处，通过比如粘接固定。把头部印刷电路板23嵌入外壳21的下方开口处，通过固定部件40被固定。如图4所示，这个固定部件40是通过把弹性板材弯成剖面约M状而形成的，在其夹片40a上形成的接合孔与在外壳21的两个外侧面上形成的接合凸起42接合。
图象传感器芯片24(18个)以1列装在头部印刷电路板23上，芯片上所有的光电转换元件按等间隔排列成1列。在各图象传感器芯片24中具有96个光电转换元件，通过共计1728个光电转换元件进行1行的图象读取。在头部印刷电路板23上装有用于接收和发送图象传感器20的信号的接头43。
如图6所示，在各图象传感器芯片24中设有作为光电转换元件的96个光电晶体管PHT。这些光电晶体管PHT其集电极与电源VDD相接，其发射极与第1个场效应管FET1的漏极连接。第1个场效应管FET1的栅极与移位寄存器SR相应的位连接，第1个场效应管FET1的源极与构成第1个开关电路的第2个场效应管FET2的漏极相接。移位寄存器SR的输入端与输入串行入信号的缓冲器SI连接。第2个场效应管FET2的栅极与输入来自外部作为控制信号的片选信号的缓冲器SSEL以及与逻辑和电路OR的一个输入端相接。第2个场效应管FET2的源极与第1缓冲器1连接，移位寄存器SR和第1个场效应管FET1构成依次串行取出来自多个光电晶体管PHT的各输出端的图象读取信号的选择电路。
第2缓冲器2配设在第1缓冲器1的相邻位置上。这个第2缓冲器2与构成放大电路的运算放大器OP的非反相输入端、电阻R1的一端及电容C的一端相连。电阻R1的另一端及电容C的另一端接地，运算放大器OP的反相输入端与电阻R2的一端及R3的一端相连，电阻R2的另一端接地，电阻R3的另一端与运算放大器OP的输出端及构成第2个开关电路的第3个场效应管FET3的漏极连接。第3个场效应管FET3的源极与第3。种缓冲器3连接，第3个场效应管FET3的栅极与逻辑和电路OR的输出端连接。逻辑和电路OR的另一个输入端与第4缓冲器4及电阻R4的一端连接，电阻R4的另一端接地。
头部印刷电路板23上具备有与配设在图象传感器芯片24附近且装在头部印刷电路板23上的接头43相连的共用的第1配线模式6、与这第1配线模式6邻接设置的共用的第2配线模式7、各图象传感器芯片24的第1缓冲器1以及在第2缓冲器2的附近设置的多个个别用的第3配线模式8。
上述第1～第4缓冲器1～4是通过引线接合有选择地连接在第1～第3配线模式6～8上的，通过改变这引线接合方式可以改变对从图象传感器20输出的图象读取信号的处理形式。
例如，如图6所示，可以引线10接合各图象传感器芯片24的第1缓冲器1与第1配线模式6。这种情况下，来自光电晶体管PHT的图象读取信号通过第1个场效应管FET1、第2个场效应管FET2、第1缓冲器1，引线10、第1配线模式6以及接头43输出到图象传感器20的外部，也就是说，从图象传感器20输出通过运算放大器OP放大前的图象读取信号。
虽众所周知，但以下简单地描述使图象读取信号串行输出的电路工作原理。通过片选信号选定某一个图象传感器芯片24，这个图象传感器芯片24的第2个场效应管FET2因片选信号而开，使得图象读取信号从第1缓冲器1输出。于是，串行入信号被输入到移位寄存器SR，通过把串行入信号按时钟信号同步移位，依次打开了与移位寄存器SR各位相连的第1个场效应管FET1，图象读取信号被串行输出，通过对各图象传感器芯片24依次进行这样的动作，1行1728个的图象读取信号可被串行输出。
还有，如图7所示，对各图象传感器芯片24，也可以用引线11接合第1缓冲器1和第3配线模式8，用引线12接合第2缓冲器2和第3配线模式8，用引线13接合第3缓冲器3和第1配线模式6。这种情况下，来自光电晶体管PHT的图象读取信号通过第1个场效应管FET1、第2个场效应管FET2、第1缓冲器1，引线11、第3配线模式8、引线12以及第2缓冲器2输入到运算放大器OP的非反相输入端。于是，由运算放大器OP放大了的图象读取信号通过第3个场效应管FET3、第3缓冲器3、引线13、第1配线模式6以及接头43输出到图象传感器20的外部。
还有，对比如18个图象传感器芯片24中左端的图象传感器芯片24，如图8所示，在第4缓冲器4的附近设有第4配线模式9，用引线14接合第1缓冲器1和第2配线模式7，用引线15接合第2缓冲器2和第2配线模式7、用引线16接合第4缓冲器4和第4配线模式9，对其余全部的图象传感器芯片24，如图9所示，也可以用引线14接合第1缓冲器1和第2配线模式7。这种情况下，来上述自其余全部的图象传感器芯片24的光电晶体管PHT的图象读取信号通过第1个场效应管FET1、第2个场效应管FET2、第1缓冲器1以及引线14输出到第2配线模式7。于是，这个图象读取信号通过引线15输入到左端的图象传感器芯片24的第2缓冲器2，由运算放大器OP放大后，通过第3个场效应管FET3、第3缓冲器3、引线13、第1配线模式6以及接头43输出到图象传感器20的外部。此时，通过第4配线模式9、引线16以及第4缓冲器4把电源VDD输入到在左端的图象传感器芯片24的逻辑和电路OR的另一个输入端。因此，即便片选信号没有输入到逻辑和电路OR的一个输入端，第3个场效应管FET3也处于开的状态，也就是说，各图象传感器芯片24的图象读取信号通过左端的图象传感器芯片24的运算放大器OP放大后从图象传感器20输出，而且，第4配线模式9只在第4缓冲器4的附近设置。
还有，在上述实施例中，图象传感器芯片24按1列配设在头部印刷电路板23上，但把图象传感器芯片24按多列配设在头部印刷电路板23上，每列都设置配线模式6～8，可实现平面型的图象传感器。此时，通过把各列的第1配线模式6与接头43连接，可以构成把来自各列的图象传感器芯片24的图象读取信号并行输出到图象传感器20的外部，也可以构成把各列的第1配线模式6汇集到一个配线模式后再与接头43连接，把来自所有的图象传感器芯片24的图象读取信号串行输出到图象传感器的外部。
权利要求
1．一种图象传感器芯片，其特征在于具备有把来自被读体的反射光变换成模拟的图象读取信号的多个光电转换元件、把来自上述多个光电转换元件的各输出端的图象读取信号依次串行取出的选择电路、用于输出通过上述选择电路串行取出的图象读取信号的第1缓冲器、可以放大来自上述多个光电转换元件的图象读取信号的放大电路、与上述放大电路的输入端连接的第2缓冲器和与上述放大电路的输出端连接的第3缓冲器。
2．根据权利要求1所述的图象传感器芯片，其特征在于具备有按照来自外部的控制信号切换把从上述选择电路取出的图象读取信号提供给和不提供给上述第1缓冲器的状态的第1个开关电路及按照来自外部的控制信号切换把从上述放大电路的输出端输出的信号提供给和不提供给上述第3缓冲器的状态的第2个开关电路。
3．一种图象传感器，其特征在于为具备有装载至少1列的根据权利要求1或权利要求2所述的图象传感器芯片的配线板的图象传感器，上述配线板由为上述至少1列的图象传感器芯片所通用的第1模式配线、为上述至少1列的图象传感器芯片所通用的第2模式配线和为上述至少1列的按各自图象传感器芯片分别设置的第3模式配线所构成。
4．根据权利要求3所述的一种图象传感器，其特征在于上述各图象传感器芯片的上述第1缓冲器通过引线接合与上述第1模式配线连接，把从上述至少1列的图象传感器芯片输出的图象读取信号通过第1模式配线串行输出。
5．根据权利要求3所述的一种图象传感器，其特征在于是由上述各图象传感器芯片的上述第1缓冲器和第2缓冲器通过引线接合与相应的第3模式配线连接，上述各图象传感器芯片的上述第3缓冲器通过引线接合与上述第1模式配线连接，把从上述至少1列的图象传感器芯片输出的图象读取信号由上述放大电路放大后通过第1模式配线串行输出所构成。
6．根据权利要求3所述的一种图象传感器，其特征在于是由上述配线板对于上述至少1列的图象传感器芯片中所选中的一个还备有第4模式配线，上述各图象传感器芯片的上述第1缓冲器通过引线接合与上述第2模式配线连接，上述所选择的图象传感器芯片的上述第2缓冲器也通过引线接合与上述第2模式配线连接，上述所选择的图象传感器芯片的上述第3缓冲器通过引线接合与上述第1模式配线连接，上述所选择的图象传感器芯片具有通过引线接合与与上述第4模式配线连接的第4缓冲器，从上述至少1列的图象传感器芯片的上述第1缓冲器输出的图象读取信号通过上述所选择的图象传感器芯片的放大电路放大后通过通过第1模式配线串行输出所构成。
全文摘要
图象传感器芯片(24)具备有把来自被读体的反射光变换成模拟的图象读取信号的多个光电晶体管(PHT)、把来自多个光电晶体管(PHT)的各输出端的图象读取信号依次串行取出的移位寄存器(SR)和第1个场效应管(FET1)、输出通过移位寄存器(SR)和第1个场效应管(FET1)串行取出的图象读取信号的第1缓冲器(1)、可放大来自多个光电晶体管(PHT)的图象读取信号的运算放大器(OP)、与运算放大器(OP)的输入端连接的第2缓冲器(2)和与运算放大器(OP)的输出端连接的第3缓冲器(3)。
文档编号H01L27/146GK1216160SQ98800077
公开日1999年5月5日 申请日期1998年1月30日 优先权日1997年1月30日
发明者泽田秀喜 申请人:罗姆股份有限公司