专利名称：阵列型多芯片器件及其制造方法
技术领域：
本发明涉及阵列型多芯片器件，在这种器件中许多单元器件按阵列排列成单一的复合芯片。本发明特别涉及形成外部接线端子的方法。
由于电子装置已经变得小型灵巧，所以阵列型多芯片器件已经变成商品。阵列型多芯片器件是一种安装在基片上的多片型的电子元件，其中至少将两个单元的相同类型的或不同类型的电子元件(诸如微型电容、微型电阻、微型电感、微型变阻器、微型磁珠等)形成单一的复合器件。按照本发明，提供了一种表面安装的阵列型多芯片器件及其制造方法，该器件可以安装在小型电子装置中，而且特别提供一种改进的电子装置外部接线端子的制造方法。
为了举例说明常规的电子元件(单元器件)的制造方法，首先采用已知的方法制造一种图1A所示的电子元器件——微型变阻器。如图所示，制作微型变阻器10的方法是交替地沉积多层变阻器膜11和多层内电极12然后再将所得到的结构烧结，其中一部分内电极12暴露在微型变阻器10的一个侧表面上，而另一部分内电极暴露在微型变阻器10的对置侧表面上。
接下来，如图1B所示，分别在微型变阻器10的两个侧表面上形成与内电极12的暴露部分接触的外电极13。形成外电极13的方法是将银(Ag)粉、钯(Pd)粉或Ag-Pd粉制成糊剂，将该糊剂涂敷在微型变阻器10的两个侧表面上，覆盖内电极12，然后在大气压下将获得的结构在200℃的温度下干燥大约15分钟，再将它在800℃的温度下烧结大约10分钟。
如图1C所示，在外电极13的外表面镀一层镍14，然后在镍层14上再镀一层由铅(Pb)、锡(Sn)或Pb-Sn合金组成的焊料层15。
下一个实例说明复合芯片阵列型电子元件，在这种情况下，如图1A至1C所示制作的数个电子元件(即相同类型的或不同类型的各种单元器件)被制成单一的芯片。
在图2A中，提供许多图1A所示的单元器件10(例如4个单元器件10)，并将它们排成阵列，然后将它们烧结，借此形成一个芯片阵列的烧结体20。因此，暴露在芯片阵列烧结体20的每个侧表面上的内电极组21a的个数与单元器件10的个数相同。其中每个内电极组21a包括每个单元器件所具有的众多内电极21。
接下来如图2B所示，将糊剂22涂在内电极组21a上并将获得的结构烧结，借此形成许多外电极22，其中糊剂22是由诸如Ag、Pd、Ag-Pd之类的导电材料制成的。再接下来如图2C所示，借助电镀或化学镀在外电极22上镀镍，再在镍层上镀由Pb、Sn或Pb-Sn合金组成的焊料层23。
但是，多芯片器件的常规制造方法有下述问题。具体地说，在往外电极上镀镍和焊料的过程中，镀膜必须在外电极22上形成。可是，由于诸如微型电感、微型变阻器、微型LC滤波器、微型磁珠或微型电容之类的器件(烧结体)的表面电阻低并且其结构是精加工形成的，所以发生过度镀敷，致使芯片表面局部地镀上镀层。这种过度镀敷肯定会导致相邻的端子之间短路，因为在相邻的外电极之间的距离相当小。
再者，由于镀敷溶液因过度镀敷而粘附在芯片器件表面并因此渗入芯片，所以器件的电气特性可能发生变化，导致器件的可靠性下降。
进而，由于在给外电极表面提供镀层的过程中，镀敷溶液渗入烧结体与外电极之间的接触部分在烧结体表面发生反应，借此溶解烧结体表面，所以对外电极与烧结体之间的接触表面具有刺激作用，从而降低外电极的抗张强度。
此外，由于器件和外电极被安装到电子电路基片上后具有降低的抗张强度，所以常规多芯片器件的外部端子容易从基片上滑脱，从而导致电路基片与电子元件之间电接触不良。
因此，本发明旨在于提供一种阵列型多芯片器件及其制造方法，以摒除在常规技术中遇到的问题和不足。
本发明的目的之一是提供一种阵列型多芯片器件及其制造方法，以防止过度镀敷引起的端子间的短路，借此提高器件的可靠性。
本发明的另一个目的是提供一种阵列型多芯片器件及其制造方法，借此提高器件外电极的抗张强度。
本发明第三个目标是提供一种阵列型多芯片器件及其制造方法，将烧结体接触外电极的面积减至最小，以便借此避免在外电极镀敷过程中镀敷溶液渗入烧结体与外电极的接触部分时出现的外电极抗张强度下降的问题。
正象在本文中体现和介绍的那样，为了实现本发明的这些和其它目标，按照本发明的宗旨提供一种阵列型多芯片器件，该器件包括一个阵列型烧结体，其中许多单元器件的排列方式致使每个单元器件的内电极都暴露在阵列型烧结体的对置侧表面上；在相邻的单元器件内电极之间的阵列型烧结体侧表面部分上的玻璃糊；以及由导电糊形成的外电极，它们覆盖着在相邻的玻璃糊之间的烧结体表面上的内电极并与玻璃糊搭接。
再者，为了实现本发明的目标，提供一种制造阵列型多芯片器件的方法，该方法包括形成阵列型烧结体，在该烧结体中许多单元器件如此排列，以致每个单元器件的内电极都暴露在阵列型烧结体的对置侧表面上；将玻璃糊涂在相邻的单元器件的内电极之间的阵列型烧结体侧表面部分上并使玻璃糊烧结，该玻璃糊具有比烧结体表面电阻高的表面电阻并且对烧结体具有比外电极材料高的抗张强度；将导电糊涂到在玻璃糊之间的内电极上并且使导电糊与玻璃糊搭接起来；以及在导电糊外电极的表面上镀镍和焊料层。
为了进一步理解本发明，将提供一些附图并且将这些附图并入构成这份说明书的一部分，这些
本发明的一些实施方案并且与文字说明一起用于解释本发明的原理。
在这些附图中，图1A至1C是一组剖面图，依次说明常规微型变阻器的制造方法；图2A至2C是一组透视图，依次说明常规的多片变阻器的制造方法；图3是平面图，说明依据本发明制造阵列型多芯片器件的方法；图4A至4E是一组透视图，依次说明依据本发明制造阵列型多芯片器件的方法；
图5是一张数据表，说明依据本发明的阵列型多芯片器件与常规的多芯片器件在外电极抗张强度上的差别。
现在将详细地介绍本发明的优选实施方案，其中的实例是用附图予以说明的。
图3是一张平面图，它说明依据本发明的阵列型多芯片器件。如图所示，许多内电极31暴露在其中形成许多单元器件30并烧结成一体的烧结体30a的对置侧表面上。烧结的玻璃糊32a分别在相邻的单元器件的内电极31之间的烧结体30a表面部分上形成，并且涂敷导电糊33以便覆盖在烧结的玻璃糊32a之间形成的内电极31，导电糊33是由Ag、Pd或Ag-Pd制成的。在此，与外电极对应的导电糊33搭接在玻璃糊32a的外表面上。因此，借助外电极33在烧结的玻璃糊32a上的搭接部分具有较高的抗张强度使外电极的抗张强度得到增强，而且外电极33与烧结体之间的直接接触也被降低到最低限度。换言之，外电极33仅仅在阵列型烧结体30a的两个侧表面与玻璃糊32a接触并且在其顶面和底面与烧结体30a直接接触。因此，按照本发明导致提高外电极33抗张强度的阵列型多芯片器件能够避免在常规技术中出现的问题，在常规技术中镀敷溶液通过外电极33与烧结体30a之间的接触表面浸入并与烧结体30a发生反应，侵蚀烧结体30a并因此在外电极33与烧结体30a的表面接触部分对外电极产生刺激。
参照图4A至4E，现在依据本发明的优选实施方案介绍图3所示的阵列型多芯片器件的制造。虽然依据图4A至4E所示的本发明的实施方案在这里选择多芯片变阻器作为各种可能的电子元件的实例，但是本发明并不限于这种微型变阻器阵列，本发明可以用于其它的电子元件。本发明也不限于用相同类型的电子元件构成的多芯片阵列，它可以用于复合芯片阵列，在这种阵列中将不同类型的电子元件制成一个单元。值得注意的是多芯片器件可以包括各种单元器件，诸如微型变阻器、微型电容、微型磁珠、微型LC滤波器、微型电感、微型电阻等。
如图4A所示，首先将至少两个参照图3介绍的电子元件(即微型变阻器30)排成阵列并烧结成一个单元，形成烧结体30a，这个烧结体30a有许多内电极3l暴露在烧结体30a的对置侧表面上。图4A表明一种结构，其中有4个微型变阻器30被烧结成一个单元并且有4个内部端子组31a。每个内部端子组31a具有每个单元器件30所具有的众多内电极3l。
在图4B中，将具有预定宽度的玻璃糊32涂敷在相邻单元器件30的内部端子组31a之间的烧结体30a表面上，玻璃糊32是由PbO(0-30wt％)、ZnO(0-15wt％)、Al2O3(10-50wt％)、B2O3(15-30wt％)和SiO2(10-30wt％)组成的。在这里，选择表面电阻比器件(烧结体)的表面电阻高的材料制成玻璃糊32是符合要求的，因为这样可以在后面的镀敷外电极的过程中由于用了高表面电阻的材料而防止过度镀敷。此外，为了提高外电极的抗张强度，形成玻璃糊32的材料对外电极具有较高的抗张强度也是符合需要的。
图4C说明为了使玻璃糊32烧结成烧结的玻璃糊32a，烧结体30a将在500-1000℃的温度下烧结和加热l至4小时。
在图4D中，为了覆盖烧结体30a表面的预定部分和在相邻的烧结玻璃糊32a之间的内电极31的暴露部分，将涂敷Ag、Pd或Ag-Pd组成的导电糊33。正象参照图3介绍的那样，导电糊33涂在相邻的烧结玻璃糊32a之间，并且在导电糊33与烧结玻璃糊32a直接接触的部分导电糊33与烧结玻璃糊32a搭接。因此，阵列型烧结体30a的两个侧表面不暴露在外。
图4E说明导电糊33在400至800℃的温度下干燥和烧结1至4小时，借此形成外电极33。在外电极33的表面形成镀镍层，并且将焊料镀层34镀敷到镀镍层的表面，借此完成外电极的制造，其中焊料层34是由Pb、Sn或Pb-Sn合金制成的。可以借助电镀或化学镀实施镀镍或镀锡。在镀敷过程中，由于烧结玻璃糊32a具有比器件(烧结体)高的表面电阻，所以不会发生过度镀敷现象，镀敷被仅仅施于外电极33的表面，以致可以避免在常规技术中因过度镀敷在相邻的端子之间发生的短路。此外，常规技术还有镀敷溶液在外电极直接接触烧结体的地方与烧结体发生反应并因此致使烧结体表面受侵蚀的问题。但是，依据本发明制造阵列型多芯片器件的方法使外电极直接接触烧结体的面积最小，借此控制烧结体因镀敷溶液引起的侵蚀，从而导致提高外部端子的抗张强度。此外，在本文中参照图4A至4E以多片变阻器为例介绍了依据本发明制造阵列型多芯片器件的方法。但是，这种方法可以用于制造微型磁珠阵列、微型电容阵列、微型LC滤波器阵列或微型电感阵列，还可以用于制造复合微型电子器件，在这种电子器件中将不同类型的电子元件排成阵列。
图5是一张数据表，它说明依据本发明制造的微型变阻器阵列的外电极抗张强度与常规的微型变阻器阵列的外电极抗张强度的比较结果。在这里，外电极的“抗张强度”指的是从多芯片器件上除去外电极所需要的力。正象在图5中能够看到的那样，依据本发明的微型变阻器阵列的外电极抗张强度是常规的微型变阻器阵列的外电极抗张强度的3.5至4.5倍。
如上所述，依据本发明的阵列型多芯片器件及其制造方法具有提高外电极抗张强度的作用，这是因为本发明在形成外电极之前在每个单元芯片(器件)的内电极之间使用了能够与外电极牢固粘接、具有高表面电阻且电气性能稳定的玻璃材料。依据本发明的阵列型多芯片器件及其制造方法还解决了在外电极镀敷过程中镀敷溶液侵蚀烧结体的问题，这靠的是外电极的边缘部分与玻璃材料接触，而不是象常规技术那样直接与烧结体接触。本发明的阵列型多芯片器件及其制造方法还进一步具有提高器件可靠性的作用，这靠的是避免相邻的端子之间短路，其方法是在相邻内电极之间的器件表面部分涂上玻璃，借此防止在镀敷外电极期间在器件表面发生过度镀敷。
显然，在不脱离本发明的精神和范围的前提下，熟悉这项技术的人能够对本发明的阵列型多芯片器件及其制造方法提出各种各样的改进方案和变型。因此，只要改进方案和变型在随附的权利要求书及其等价方案的范围内，本发明倾向于将它们包容在内。
权利要求
1.一种至少将两个单元器件制成一个复合器件的阵列型多芯片器件，该器件包括一个阵列型烧结体，在该烧结体中有许多单元器件毗邻排列，以致每个单元器件的内电极都暴露在该阵列型烧结体的对置侧表面上；玻璃糊，它们在相邻的单元器件内电极之间的阵列型烧结体侧表面部分上；以及导电糊外电极，它们覆盖着在相邻的玻璃糊之间的烧结体表面上的内电极。
2.根据权利要求1所述的阵列型多芯片器件，其中玻璃糊材料具有的表面电阻比烧结体材料的表面电阻大，以利于增强它与外电极材料的粘接。
3.根据权利要求2所述的阵列型多芯片器件，其中玻璃糊是由PbO(10-30wt％)、ZnO(0-15wt％)、Al2O3(10-50wt％)、B2O3(15-30wt％)和SiO2(10-30wt％)组成的。
4.一种制造阵列型多芯片器件的方法，该方法将至少两个单元器件制成一个复合器件，它包括下述步骤形成阵列型烧结体，在该烧结体中有许多单元器件毗邻排列，以致每个单元器件的内电极都暴露在阵列型烧结体的对置侧表面上；将玻璃糊施加在相邻的单元器件的内电极之间的阵列型烧结体侧表面部分，该玻璃糊具有比烧结体高的表面电阻，以便提高在下述过程中形成的外电极材料的抗张强度；将玻璃糊烧结；将导电糊涂在玻璃糊之间的内电极上；将导电糊烧结，借此形成外电极；以及将焊料施加到镍镀层表面上。
5.根据权利要求4所述的制造阵列型多芯片器件的方法，其中在涂导电糊的步骤中导电糊与玻璃糊搭接。
6.根据权利要求5所述的制造阵列型多芯片器件的方法，其中在形成阵列型烧结体的步骤中，使许多具有相同功能的相同类型的器件形成一体。
7.据权利要求5所述的制造阵列型多芯片器件的方法，其中在形成阵列型烧结体的步骤中，使许多具有不同功能的不同类型的器件形成一体。
8.根据权利要求6所述的制造阵列型多芯片器件的方法，其中所述器件是微型变阻器、微型电容、微型磁珠、微型LC滤波器、微型电感和微型电阻之中的一种。
9.根据权利要求7所述的制造阵列型多芯片器件的方法，其中至少一种器件是微型变阻器、微型电容、微型磁珠、微型LC滤波器、微型电感或微型电阻。
10.根据权利要求5所述的制造阵列型多芯片器件的方法，其中玻璃糊是由PbO(0-30wt％)、ZnO(0-15wt％)、Al2O3(10-50wt％)、B2O3(15-30wt％)和SiO2(10-30wt％)组成的。
11.根据权利要求10所述的制造阵列型多芯片器件的方法，其中玻璃糊在500-1000℃的温度下烧结1-4小时。
12.根据权利要求10所述的制造阵列型多芯片器件的方法，其中玻璃糊在400-800℃的温度下烧结1-4小时。
全文摘要
一种阵列型多芯片器件及其制造方法,该方法将许多相同类型的或不同类型的器件制成一个芯片。这种阵列型多芯片器件包括:一个阵列型烧结体,其中排列着许多单元器件并且使每个单元器件的内电极暴露在阵列型烧结体对置的侧表面上;玻璃糊,它们在相邻的单元器件的内电极之间的阵列型烧结体侧表面部分上;导电糊外电极,它们覆盖着位于相邻的玻璃糊之间的烧结体表面上的内电极并与玻璃糊搭接;以及在外电极表面上的镀镍层和焊料层。
文档编号H01C13/02GK1253469SQ99107118
公开日2000年5月17日 申请日期1999年5月27日 优先权日1998年11月2日
发明者安炳俊 申请人:塞拉特赫株式会社