一种在硅片上集成化合物半导体器件的工艺的制作方法
【技术领域】
[0001]本发明涉及一种在硅衬底上集成高性能化合物半导体器件的方法。
【背景技术】
[0002]随着新材料技术的发展，基于氮化镓(GaN)、碳化硅(SiC)等的化合物半导体材料，与硅材料相比具有电子饱和漂移速率高、热导率大、能带宽、抗辐射能力强以及良好的化学稳定性等优异的物理化学以及电学特性，在超高频、大功率、高电迀移率等方面表现出优越的性能，可以应用在高压、高温、高速等各种极端条件，在各类信息系统中发挥着关键作用。
[0003]通常在高性能化合物半导体器件的制造过程中，为减小晶格失配及由此产生的界面不同结构对器件性能的影响，可选用与化合物半导体器件相同或类似的衬底材料，如SiC器件可选用SiC材料作为晶圆衬底等；但化合物半导体材料衬底制造成本非常之高，并在机械强度和热导率方面也逊色于硅。硅衬底的价格只是同尺寸化合物材料衬底的1/10以下，同时其各种加工工艺已经非常成熟；在企业界现有的低成本的成熟硅衬底上集成高性能化合物半导体器件，一直是研宄人员和工业界追求的目标。但是，在硅衬底上直接制备化合物半导体器件，由于材料的内在不同特性，面临着诸多挑战，如晶格常数不匹配、热膨胀系数不同，以及在硅原子与化合物半导体材料(如GaN)原子所形成的极性/非极性异质结界面的电子结构、界面电荷、偶极矩、带阶、不同输运特性等，都会有很大的不同，从而对器件性能产生显著影响。此外，还有硅衬底上Si原子在高温生长过程中扩散并在衬底表面形成非晶态SixNy薄膜，降低外延层的晶体质量。虽然目前在工业界广泛使用的硅晶圆片直径尺寸已经达300mm且其纯度、微掺杂等材料性能近年来获得进一步提升，但仍未能获得化合物半导体器件所要求的硅基晶圆。
[0004]中国专利(CN 101802979)公开了一种降低了 Si衬底与化合物半导体层之间的界面的位错(缺陷)密度的化合物半导体衬底及其制造方法。对Si衬底依次实施有机清洗、酸清洗以及碱清洗，去除Si衬底表面的有机物、金属等污染物质，形成平坦的氧化膜。使用浓度1.0wt %的氟化氢水溶液来去除表面的氧化膜并进行氢终端处理。紧接着将Si衬底容纳到真空装置内，之后使Si衬底的衬底温度上升。当这样使衬底温度上升时，进行终端处理得到的氢脱离。在氢脱离之前先行照射As，在准备Si衬底与化合物半导体层之间的界面之后，在数秒钟后照射Ga和As，由此制作的化合物半导体衬底具有结晶位错(缺陷)较低、品质较高的特点。但是硅衬底与化合物半导体材料之间固有的晶格失配、热膨胀系数失配并没有得到根本性的解决。
[0005]欧洲专利(EP2587523-A1)公开了一种在硅片上制备化合物半导体器件的加工方法。该方法包括:在硅衬底上形成孔状空隙，在空隙中生长填充化合物半导体材料，减小后续加工过程中因晶格失配造成的应力及热胀冷缩问题；在填充空隙的化合物半导体材料之上制备另一种用作半导体器件区的化合物材料，以实现化合物半导体器件的高性能。该方法对化合物半导体填充空隙的生长方式提出较高要求，加工工艺难度较大。
【发明内容】
[0006]本发明的目的是提供一种可大幅度降低加工成本、制作工艺简易的在低成本硅片上集成高性能化合物半导体器件的方法。
[0007]为达到以上目的，本发明是采取如下技术方案予以实现的:
[0008]一种在硅片上集成化合物半导体器件的工艺，其特征在于，包括下述步骤:
[0009](I)首先在衬底层上，生长一缓冲层，在缓冲层上加工制作化合物半导体的体结构层，该体结构层上设置η个横向并排的第一引线端，形成化合物半导体部件；其中η多2，η个第一引线端的宽度、高度以及间距各异；第一引线端采用导电性好金属或合金材料；
[0010](2)同时在一块硅片上均匀生长一层绝缘层材料，然后在该绝缘材料上，参照步骤(1)η个第一引线端宽度、高度、间距数据，使用光刻版，经过不多于η次的分区域光刻刻蚀工艺，形成带η个凸起台阶的绝缘层；该η个凸起台阶的宽度、高度及间距各异，并与步骤
(I)半导体部件各个第一引线端形位尺寸相对应；在该凸起台阶上采用导电性好金属材料均匀沉积η个第二引线端，其中各宽度稍小于相对应的第一引线端的宽度；
[0011](3)将步骤(I)制得的化合物半导体部件倒置，并与步骤(2)所制得的硅片相键合，使η个第一引线端分别与硅片上形位相对应的η个第二引线端充分粘附在一起，并将衬底层剥离，形成最终的化合物半导体器件；剥离后的衬底层在经过表面处理后继续用于步骤(I)所述体结构层的加工制作。
[0012]上述工艺中，步骤(3)所述衬底层的剥离过程，发生在将半导体部件倒置并使第一引线端粘附于硅片第二引线端之后，或发生在将半导体部件倒置之前。
[0013]所述衬底层的剥离方式为激光照射，或者缓冲层腐蚀的方法。
[0014]所述的衬底层为蓝宝石晶圆片、GAN晶圆片或SiC晶圆片。
[0015]所述的体结构层为GAN或SiC。
[0016]所述的第一引线端和第二引线端的材料为Al，AlSi，AlSiCu，或Cu。
[0017]所述绝缘层材料为二氧化硅或氮化硅，厚度为几百A至数十微米。
[0018]本发明的优点是，可大幅度降低在化合物半导体器件加工成本中占重要部分的化合物材料衬底成本；该方法与现有硅材料加工设备与工艺技术具有极高的兼容性，兼具对多个化合物半导体器件的集成功能并可以对后续封装打线工艺进行二次设计与优化。
【附图说明】
[0019]图1为本发明化合物半导体部件的加工示意图。
[0020]图2为本发明硅片(图形与图1相对应)的加工示意图。
[0021]图3为图1化合物半导体部件倒置于图2硅片上的加工示意图。
[0022]图4为图3半导体部件衬底层剥尚后最终广品不意图。
[0023]图5为本发明一个六引线端实施例的平面图。
[0024]图1?图5中:10、衬底层；20、缓冲层；30、体结构层；40、第一引线端(有多个:A、B、C、…，N) ;100、硅片；200、绝缘层；300、第二引线端(有多个:A、B、C、…，N) ;400、不同电势引线区(有多个:A、B、C) ;3000、封装打线区。
【具体实施方式】
[0025]以下结合附图及具体实例对本发明作进一步的详细说明。
[0026]一种在硅片上集成化合物半导体器件的工艺，包括下述工序:
[0027](I)参考图1，首先在衬底层10 (材料通常为蓝宝石晶圆片，GAN晶圆片或SiC晶圆片)上采用化学气相沉积或外延生长工艺制作缓冲层20，用于后续剥离化合物衬底材料，可为单层材料或者多层薄膜材料，该层需具备与化合物半导体器件体结构层类似的晶格常数等物理化学性能。在缓冲层上也采用化学气相沉积或外延生长工艺