用于加工晶片的方法
【技术领域】
[0001]各种实施例总的涉及用于加工包括多个芯片(chip)的晶片(wafer)的方法。
【背景技术】
[0002]在使包括多个芯片的晶片分开为多个单独的芯片的常规过程中，该多个单独的芯片可被形成，从而可提供用于随后的扩散焊接(diffus1n soldering)的背面金属化(backside-metalIizat1n),可发生铜和娃的二元化合物的形成,其中该化合物可以是娃化铜(例如，一硅化五铜，Cu5Si)。该金属间的二元化合物Cu5Si可在加热的铜和硅混合物(例如，由于扩散焊接)时形成，其中在常规加工的芯片中，铜经常被包括在背面金属化之内，而硅经常被包括在芯片材料内。在常规芯片加工中，硅化铜薄膜可被用于铜基芯片的钝化，其中它可用来抑制扩散和电迁移并且可作为扩散阻挡(diffus1n barrier) 0举例说明，硅化铜通常在多个芯片中芯片的加工过的背面金属化的区域中和/或在这些芯片的芯片边沿处(也即，在背面金属化和芯片边沿的界面处)形成。在这些区域处的硅化铜的形成可导致在这些区域处的芯片材料体积的增加，其转而可导致材料的分裂(例如，被叫做芯片裂纹(chip crack))。
【发明内容】
[0003]提供了一种用于加工包括多个芯片的晶片的方法。该方法可包括:在晶片中多个芯片之间形成沟槽；至少在沟槽的侧壁之上形成扩散阻挡层；在多个芯片之上并且在沟槽中形成封装材料；以及从与封装材料相对的侧面单个化(singularize)多个芯片。
【附图说明】
[0004]在附图中，相似的附图标记遍及不同的视图通常指相同的部件。附图并不一定按比例，重点反而通常被放在说明本发明的原理。在下面的【具体实施方式】中，本发明的各种实施例参考附图进行了描述，其中:
[0005]图1示出了一种根据各种实施例的加工晶片的方法；
[0006]图2示出了一种根据各种实施例的芯片布置；
[0007]图3示出了一种根据各种实施例的芯片布置；
[0008]图4示出了一种根据各种实施例的芯片布置；
[0009]图5不出了一种根据各种实施例的芯片布置；
[0010]图6不出了一种根据各种实施例的芯片布置；
[0011]图7不出了一种根据各种实施例的芯片布置；
[0012]图8示出了根据各种实施例的多个芯片；以及
[0013]图9不出了根据各种实施例的多个芯片。
【具体实施方式】
[0014]下面的【具体实施方式】引用了附图，附图以实例说明的方式示出其中本发明可以实施的具体细节和实施例。
[0015]词语“示例性(exemplary) ”在本文中被使用意为“作为示例(example)、例证(instance)或者说明(illustrat1n)”。本文中描述为“示例性”的任何实施例或者设计并不一定理解为首选的、或者优于其他实施例或者设计。
[0016]有关于在侧面或者表面之“上”形成的沉积材料中使用的词语“上(over) ”，在本文中被使用意为沉积材料可“直接在…上(directly on) ”形成，例如与所表明的侧面或者表面直接接触。有关于在侧面或者表面之“上”形成的沉积材料中使用的词语“上(over)”，在本文中被使用意为沉积材料可间接在所表明的侧面或者表面上(indirectly on)形成，在所表明的侧面或者表面和沉积材料之间可布置一个或者多个其他的层。
[0017]在用于使包括多个芯片的晶片分开为多个单独芯片的一个或多个过程期间，防止在多个芯片的背面金属化的区域处和/或在其芯片边沿处(例如，在背面金属化和芯片边沿的界面处)形成一硅化五铜(Cu5Si),其中背面金属化可被形成为用于随后的扩散焊接，可通过形成至少一层扩散阻挡层来获得。该至少一层扩散阻挡层(例如，金属扩散阻挡层)可被形成，从而可避免在芯片的背面金属化的区域处、芯片边沿处和/或其界面处的芯片材料体积的增加。防止在这些区域处的体积增加转而可避免芯片材料的裂化或分裂。用于加工包括多个芯片的晶片的各种方法可防止在多个芯片的这些区域处形成硅化铜，并因此防止芯片材料的裂化或分裂。因此，各种方法可避免废品或者可避免从单独的芯片中移除瑕疵另外所需的后加工。因此，各种方法可通过减少废品来降低制造成本。
[0018]图1示出了一种根据各种实施例用于加工晶片的方法100。可提供用于加工包括多个芯片的晶片的方法100。该方法100可包括:在晶片中的多个芯片之间形成沟槽(步骤110中)；至少在沟槽的侧壁之上形成扩散阻挡层(步骤120中)；在多个芯片之上和在沟槽中形成封装材料(步骤130中)；以及从与封装材料相对的侧面单个化多个芯片(步骤140中)。
[0019]举例说明，至少一个晶片可以是晶片、晶片的一部分、衬底、衬底的一部分、载体、载体的一部分等。该至少一个晶片可进一步包括加工过的晶片、加工过的衬底、加工过的载体等中的至少一个。
[0020]至少一个晶片可由半导体材料的组中的至少一个形成，其中该半导体材料的组可包括以下项或可由以下项组成:硅(Si)、碳化硅(SiC)、锗化硅(SiGe)、锗(Ge)、α-锡(α -Sn)、硼(B)、硒(Se)、碲(Te)、硫(S)、磷化镓(GaP)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)、砷化铟(InAs)、锑化镓(GaSb)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化铝镓(AlxGahAs)、和/或氮化铟镓(InxGahN)。此外，一个或者多个半导体衬底中的一种或者多种材料可以是来自化合物半导体的组其中的一种或者多种化合物半导体，该化合物半导体是元素周期表的下列组的化合物:I1-V、I1-V、I1-VI, 1-VII, IV-VI和/或V-VI。
[0021]至少一个晶片可具有第一侧面和与第一侧面相对的第二侧面，其中第一侧面可以是在至少一个在先的前道工序(FE0L，Front-End-of-line)过程中加工的加工过的侧面(第一侧面也可称为主加工侧或者前侧)，并且第二侧面可随后通过至少一个过程(比如，减薄(例如，通过磨削(grind)晶片)、形成背面金属化、扩散焊接等)被随后进行加工的(第二侧面也可称为后侧)。
[0022]至少一个晶片可具有几何形状的组中至少一个的覆盖(footprint)，其中该组可包括以下项或者由以下项组成:圆形、正方形、长方形、菱形、梯形、平行四边形、三角形、椭圆形、五边形、六边形、七边形、八边形、九边形、多边形等。
[0023]就圆形形状的晶片而言，至少一个晶片可具有在约Imm至约100mm范围内的直径，例如在约25mm至约450mm范围内，例如在约Imm至约500mm范围内。
[0024]至少一个晶片可具有厚度，其中该厚度可以是在至少一个晶片的第一侧面和第二侧面之间延伸的距离。该至少一个晶片的厚度可以在约Iym至约1mm的范围内，例如在约250 μ m至约Imm的范围内，例如在约200 μ m至约950 μ m的范围内。
[0025]至少一个晶片可包括多个芯片，其中多个芯片中的单独芯片可通过使来自多个芯片的芯片与晶片分开形成。至少一个晶片可包括或者支承在第一侧面上的多个芯片，其中多个芯片在的芯片可在晶片中形成，或者多个芯片可被装配在晶片的至少一个侧面(例如,第一侧面)上。
[0026]多个芯片中的芯片还可被称为裸片(die)。裸片(或芯片)可被形成以具有第一侧面和与第一侧面相对的第二侧面。至少一个芯片的第一侧面可以是在此处预先通过一个或多个过程(例如，通过一个或多个FEOL过程(比如，层沉积、图案化、掺杂和/或热加工))形成一个或多个电子结构和/或结构化元件的侧面。
[0027]至少一个电子结构和/或结构化元件可由电子结构或结构化元件的组中的至少一种形成，其中该组可包括以下项或者可由以下项组成:二极管、晶体管、双极型结晶体管(bipolar junct1n transistor)、场效应晶体管、电阻器、电容器、电感器、晶闸管(thyristor)、功率晶体管、功率金属氧化物半导体(M0S, metal oxide semiconductor)晶体管、功率双极型晶体管、功率场效应晶体管、功率绝缘栅双极型晶体管(IGBT，insulatedgate bipolar transistor)、MOS控制晶闸管、娃控制整流器(rectifier)、功率肖特基二极管(schottky d1de)、碳化硅二极管、氮化镓器件、ASIC、驱动器、控制器和/或传感器。
[0028]多个芯片中的每个芯片可具有覆盖，其中该覆盖的形状可以是几何形状的组中的至少一种，其中该组可包括以下项或者由以下项组成:圆形、正方形、长方形、菱形、梯形、平行四边形、三角形、椭圆形、五边形、六边形、七边形、八边形、九边形、多边形等。此外，多个芯片的一个或者多个芯片可具有不同覆盖。换言之，多个芯片中的至少两个芯片可被形成为具有彼此不同形状的覆盖。
[0029]多个芯片的每个芯片可具有厚度，其中该厚度可以是在芯片的第一侧面和第二侧面之间延伸的距离。最初形成的芯片的厚度可不同于通过至少一个随后的变薄过程形成的预定厚度。每个芯片的厚度可以在约I μ m至约1mm的范围内，例如在约250 μ m至约Imm的范围内，例如在约200 μ m至约950 μ m的范围内。
[0030]多个芯片的每个芯片的覆盖具有面积，该面积可在约0.0lmm2至约600mm2范围内，例如在约