具有电流增益的超高压静电放电保护器件的制作方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及具有电流增益的超高静电放电保护器件。
【背景技术】
[0002]半导体集成电路(IC)材料、设计、工艺和制造的技术进步已使得IC器件不断缩小，每一代均比前一代具有更小却更复杂的电路。由诸如静电放电(ESD)保护二极管的器件组成的一些半导体电路通常适用于高压应用。在超高压应用中的阴极至阳极的正偏置工作状态中，常用ESD 二极管有时会实现一些电流增益。
【发明内容】
[0003]根据本发明的一方面提供了一种半导体器件，包括:半导体衬底，具有第一导电类型；第一半导体区，位于具有所述第一导电类型的所述半导体衬底的一部分上方并相对于上表面具有第一深度，所述第一半导体区具有第二导电类型；第二半导体区，位于所述第一半导体区中并相对于所述上表面具有小于所述第一深度的第二深度，所述第二半导体区具有所述第一导电类型；第三半导体区，位于所述第一半导体区中并相对于所述上表面具有小于所述第一深度的第三深度，所述第三半导体区具有所述第二导电类型；第四半导体区，位于所述第一半导体区外部并相对于所述上表面具有第四深度，所述第四半导体区具有所述第一导电类型；第五半导体区，位于所述第一半导体区外部并相对于所述上表面具有第五深度，所述第五半导体区邻近所述第四半导体区并具有所述第二导电类型；第一电极，电连接至所述第三半导体区；以及第二电极，电连接至所述第四半导体区和所述第五半导体区，其中，所述第五半导体区被配置为在阴极至阳极的正偏置工作期间增大所述第一电极和所述第二电极之间的电流。
[0004]在该半导体器件中，所述第一导电类型为P型，所述第二导电类型为N型。
[0005]在该半导体器件中，所述第五半导体区为N+区，所述第四半导体区为P+区。
[0006]该半导体器件中还包括:第六半导体区，位于所述第五半导体区下面、与所述第五半导体区接触并相对于所述上表面具有第六深度，所述第六半导体区具有所述第二导电类型。
[0007]在该半导体器件中，所述第六深度大于所述第五深度而小于所述第一深度。
[0008]在该半导体器件中，所述第六深度等于所述第一深度。
[0009]在该半导体器件中，所述第六半导体区是N区，所述第一半导体区是N-区。
[0010]在该半导体器件中，所述第五深度等于所述第四深度。
[0011 ] 在该半导体器件中，所述第五深度大于所述第四深度。
[0012]该半导体器件还包括:隐埋半导体区，位于所述第一半导体区中并与所述第二半导体区相邻，所述隐埋半导体区具有所述第一导电类型。
[0013]根据本发明的另一方面提供了一种方法，包括:在具有第一导电类型的半导体衬底的一部分上方形成相对于上表面具有第一深度的第一半导体区，所述第一半导体区具有第二导电类型；在所述第一半导体区中形成相对于所述上表面具有小于所述第一深度的第二深度的第二半导体区，所述第二半导体区具有所述第一导电类型；在所述第一半导体区中形成相对于所述上表面具有小于所述第一深度的第三深度的第三半导体区，所述第三半导体区具有所述第二导电类型；在所述第一半导体区的外部形成相对于所述上表面具有第四深度的第四半导体区，所述第四半导体区具有所述第一导电类型；在所述第一半导体区的外部形成相对于所述上表面具有第五深度的第五半导体区，所述第五半导体区邻近所述第四半导体区并具有所述第二导电类型；形成电连接至所述第三半导体区的第一电极；以及形成电连接至所述第四半导体区和所述第五半导体区的第二电极，其中，所述第五半导体区被配置为在阴极至阳极的正偏置工作期间增大所述第一电极和所述第二电极之间的电流。
[0014]在该方法中，所述第一导电类型为P型，所述第二导电类型为N型。
[0015]在该方法中，所述第五半导体区为N+区，所述第四半导体区为P+区。
[0016]该方法还包括:在所述第五半导体区下面形成与所述第五半导体区接触并相对于所述上表面具有第六深度的第六半导体区，所述第六半导体区具有所述第二导电类型。
[0017]在该方法中，所述第六深度大于所述第五深度而小于所述第一深度。
[0018]在该方法中，所述第六深度等于所述第一深度。
[0019]在该方法中，所述第六半导体区是N区，所述第一半导体区是N-区。
[0020]在该方法中，所述第五深度大于或等于所述第四深度。
[0021]该方法还包括:在所述第一半导体区中并邻近所述第二半导体区形成隐埋半导体区，所述隐埋半导体区具有所述第一导电类型。
[0022]根据本发明的又一方面提供了一种方法，包括启动半导体器件的第一电极和第二电极之间的阴极至阳极的正偏置工作，所述半导体器件包括:半导体衬底，具有第一导电类型；第一半导体区，位于具有所述第一导电类型的所述半导体衬底的一部分上方并相对于上表面具有第一深度，所述第一半导体区具有第二导电类型；第二半导体区，位于所述第一半导体区中并相对于所述上表面具有小于所述第一深度的第二深度，所述第二半导体区具有所述第一导电类型；第三半导体区，位于所述第一半导体区中并相对于所述上表面具有小于所述第一深度的第三深度，所述第三半导体区具有所述第二导电类型；第四半导体区，位于所述第一半导体区外部并相对于所述上表面具有第四深度，所述第四半导体区具有所述第一导电类型；第五半导体区，位于所述第一半导体区外部并相对于所述上表面具有第五深度，所述第五半导体区邻近所述第四半导体区并具有所述第二导电类型；第一电极，电连接至所述第三半导体区；以及第二电极，电连接至所述第四半导体区和所述第五半导体区。该方法还包括:增大施加于所述第一电极的阴极电压；以及在阴极至阳极的正偏置工作期间，当所述阴极电压增大至超过触发电压时，增大电流，其中，所述电流的增大由所述第五半导体区引起。
【附图说明】
[0023]通过实例的方式示出了一个或多个实施例，但是不用于限制本发明，在所有的附图中，具有相同参考标号的元件指代类似的元件。应该强调，根据工业中的标准实践，各个部件可不按比例绘制并且只用于说明的目的。实际上，为了论述的清楚，附图中的各个部件的尺寸可任意增大或减小。
[0024]图1是根据一个或多个实施例被配置成有可能在超高压应用中于阴极至阳极的正偏置工作期间增大电流增益的半导体器件的示图；
[0025]图2是根据一个或多个实施例具有附加半导体区的半导体器件的示图；
[0026]图3是根据一个或多个实施例具有附加半导体区的半导体器件的示图；
[0027]图4是根据一个或多个实施例形成半导体器件的方法的流程图，该半导体被配置为在超高压应用中于阴极至阳极的正偏置工作期间增大电流增益；
[0028]图5是根据一个或多个实施例在半导体器件的两个电极之间执行阴极至阳极的正偏置工作的方法的流程图，该半导体器件配置成有可能在超高压应用中于阴极至阳极的正偏置工作期间增大电流增益；
[0029]图6是根据一个或多个实施例示出了表示在超高压应用中于阴极至阳极的正偏置工作期间电流增加的仿真结果的曲线图；以及
[0030]图7是根据一个或多个实施例示出了表