背面进行激光退火处理，所述激光退火对所述缓变漂移区和所述第二 P型区进行激活。
[0042]步骤七、在所述硅片背面淀积背面金属形成所述背面电极。
[0043]为解决上述技术问题，本发明提供的制造半导体器件的方法包括如下步骤:
[0044]步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的所述硅片，在所述硅片的正面完成所述半导体器件的正面工艺，形成于所述硅片的正面的所述第一 P型区在所述正面工艺中形成。
[0045]步骤二、将所述硅片的正面保护好，之后对所述硅片进行减薄。
[0046]步骤三、从所述硅片的背面进行全面的第一次磷离子注入形成所述缓变漂移区；所述第一次磷离子注入的注入能量大于700KEV，注入剂量为lel2cm_2?lel4cm_2。
[0047]步骤四、从所述硅片的背面进行全面的第二次磷离子注入形成场阻断层一；所述第二次磷离子注入的注入能量为100KEV?500KEV。
[0048]步骤五、在所述硅片的背面形成光刻胶图形将所述电荷流动区保护、将所述接界区和所述终端区露出，从所述硅片的背面对所述接界区和所述终端区进行第三次磷离子注入形成所述场阻断层二，所述场阻断层二由所述第二次磷离子注入和所述第三次磷离子注入的杂质叠加而成；所述第三次磷离子注入的注入能量为10KEV?500KEV。
[0049]步骤六、从所述硅片的背面进行P型离子注入形成所述第二 P型区。
[0050]步骤七、对所述硅片背面进行激光退火处理，所述激光退火对所述缓变漂移区和所述第二 P型区进行激活。
[0051]步骤八、在所述硅片背面淀积背面金属形成所述背面电极。
[0052]为解决上述技术问题，本发明提供的制造半导体器件的方法包括如下步骤:
[0053]步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的所述硅片，在所述硅片的正面完成所述半导体器件的正面工艺，形成于所述硅片的正面的所述第一 P型区在所述正面工艺中形成。
[0054]步骤二、将所述硅片的正面保护好，之后对所述硅片进行减薄。
[0055]步骤三、从所述硅片的背面进行全面的第一次磷离子注入形成所述缓变漂移区；所述第一次磷离子注入的注入能量大于700KEV，注入剂量为lel2cm_2?lel4cm_2。
[0056]步骤四、在所述硅片的背面形成光刻胶图形将将所述接界区和所述终端区保护、所述电荷流动区露出，从所述硅片的背面对所述接界区和所述终端区进行第二次磷离子注入形成所述场阻断层一，所述第二次磷离子注入的注入能量为100KEV?500KEV。
[0057]步骤五、在所述硅片的背面形成光刻胶图形将所述电荷流动区保护、将所述接界区和所述终端区露出，从所述硅片的背面对所述接界区和所述终端区进行第三次磷离子注入形成所述场阻断层二，所述第三次磷离子注入的注入能量为100KEV?500KEV，所述第三次磷离子注入的注入剂量大于所述第二次磷离子注入的注入剂量。
[0058]步骤六、从所述硅片的背面进行P型离子注入形成所述第二 P型区。
[0059]步骤七、对所述硅片背面进行激光退火处理，所述激光退火对所述缓变漂移区和所述第二 P型区进行激活。
[0060]步骤八、在所述硅片背面淀积背面金属形成所述背面电极。
[0061]为解决上述技术问题，本发明提供的制造半导体器件的方法包括如下步骤:
[0062]步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的所述硅片，在所述硅片的正面完成所述半导体器件的正面工艺，形成于所述硅片的正面的所述第一 P型区在所述正面工艺中形成。
[0063]步骤二、将所述硅片的正面保护好，之后对所述硅片进行减薄。
[0064]步骤三、从所述硅片的背面进行全面的第一次磷离子注入形成所述缓变漂移区；所述第一次磷离子注入的注入能量大于700KEV，注入剂量为lel2cm_2?lel4cm_2。
[0065]步骤四、在所述硅片的背面形成光刻胶图形将所述电荷流动区保护、将所述接界区和所述终端区露出，从所述硅片的背面对所述接界区和所述终端区进行第二次磷离子注入形成所述场阻断层，所述第二次磷离子注入的注入能量为100KEV?500KEV。
[0066]步骤五、从所述硅片的背面进行P型离子注入形成所述第二 P型区。
[0067]步骤六、对所述硅片背面进行激光退火处理，所述激光退火对所述缓变漂移区和所述第二 P型区进行激活。
[0068]步骤七、在所述硅片背面淀积背面金属形成所述背面电极。
[0069]进一步的改进是，所述半导体器件为IGBT器件，步骤一中所述半导体器件的正面工艺包括:
[0070]步骤11、采用离子注入工艺在所述硅片中形成多个间隔排列的P型保护环注入区，所述P型保护环注入区位于所述终端区和所述接界区中，各所述P型保护环注入区之间间隔有N型掺杂的所述硅片。
[0071]步骤12、采用光刻刻蚀工艺对所述硅片进行刻蚀形成栅沟槽，所述栅沟槽位于所述电荷流动区中，且最外侧的所述栅沟槽的侧面和所述接界区的所述P型保护环注入区相接触。
[0072]步骤13、在所述栅沟槽的侧面和底面都形成氧化层，由形成于所述栅沟槽的侧面的所述氧化层组成栅氧化层；在所述栅沟槽中填充多晶硅并由填充于所述栅沟槽中的多晶硅层组成多晶硅栅，由形成于所述栅沟槽中的所述栅氧化层和所述多晶硅栅组成栅极结构。
[0073]步骤14、采用离子注入工艺在所述硅片中形成所述第一 P型区，所述第一 P型区位于所述电荷流动区中；所述第一 P型区的深度小于所述栅沟槽的深度。
[0074]步骤15、采用N+离子注入工艺形成源区和N+截止区，所述源区由形成于所述第一P型区表面，所述栅极结构从侧面覆盖所述源区和所述第一 P型区，且被所述栅极结构的侧面所覆盖的所述第一P型区的表面用于形成沟道连接所述源区和所述漂移区；所述N+截止区形成在所述终端区的最外侧的所述硅片中。
[0075]步骤16、在步骤15形成所述源区之后的所述硅片表面形成层间膜。
[0076]步骤17、在采用光刻刻蚀工艺对所述层间膜进行刻蚀形成接触孔，所述接触孔的底部依次和所述源区、各所述P型保护环注入区、所述多晶硅栅以及所述N+截止区相接触；在和所述源区以及所述接界区的所述P型保护环注入区相接触的所述接触孔的底部进行离子注入形成P+掺杂区，所述P+掺杂区的深度大于所述源区的深度。
[0077]步骤18、在所述接触孔中填充金属并形成正面金属层图形，和所述源区连接的所述正面金属层引出源极，和所述多晶硅栅连接所述正面金属层引出栅极，各所述P型保护环注入区以及所述N+截止区也通过所述接触孔和对应的所述正面金属层连接。
[0078]进一步的改进是，所述半导体器件为IGBT器件；或者，所述半导体器件为快速恢复二极管；或者，所述半导体器件为MOS晶体管。
[0079]本发明具有如下有益效果:
[0080]1、本发明器件通过靠近硅片背面的漂移区中设置一宽度较大即大于等于I微米的缓变漂移区，能够实现场阻断的功能，即:在半导体器件工作在关断状态时，缓变漂移区能对承受电压部分的漂移区的电场强度进行阻断即场阻断，利用场阻断，使得电场强度在缓变漂移区中较短的距离中电场降低为0，从而使得关断时的电压主要加在杂质不变的漂移区中，该漂移区中的电场随着关断电压的增加而增加，从而在不增加漂移区宽度的情况下，提高了器件的关断电压，减少了硅片的厚度，改善了性能。
[0081]2、同时本发明器件的缓变漂移区的缓慢上升区域的掺杂浓度的增加为一种缓变上升结构且将掺杂浓度的上升速率变化控制在2个数量级每微米以内，和现有场阻断型半导体器件如现有场阻断型IGBT相比，本发明的缓变漂移区的内建电场能大大降低，从而能使器件在关断时的电流下降速度得到有效控制，使该关断电流不再是一种急剧下降的电流，而是一种缓慢下降的软性电流，这样就能提高器件的可靠性。
[0082]3、由于本发明的缓变漂移区结构使得缓变漂移区的内建电场的大大降低，也使得缓变漂移区的退火工艺的要求较为宽松，缓变漂移区在激光退火时只要保证缓变漂移区的杂质激活率大于等于30%就能实现使器件在关断时的电流下降速度得到有效控制的效果，从而能大大简便工艺流程，降低工艺成本。
[0083]4、本发明的缓变漂移区本身所具有的高掺杂浓度能保证器件得到较低的导通电阻，使导通电阻的大小和现有场阻断型半导体器件的导通电阻一致。
[0084]5、本发明通过在缓变漂移区的下方在设置一和现有场阻断型半导体器件的场阻断层结构相同的场阻断层，利用该场阻断层能够降低由第二 P型区发射空穴到漂移区中的发射效率，从而能在半导体器件由导通状态切换为关断状态时降低由空穴产生的电流密度，能够降低空穴电流密度过大时而使器件失效。特别的，本发明通过将终端区和接界区的场阻断层的掺杂浓度设置为大于等于电荷流动区的场阻断层的掺杂浓度，能大大降低终端区和接界区的空穴发射效率，从而能大大降低接界区中的空穴电流密度，降低空穴电流在接界区集中而产生的失效，提高器件的可靠性。
[0085]本发明的场阻断层还能在所述半导体器件由导通状态切换为关断状态时进一步提高器件的抗电压过冲能力，即在工作电压没有过冲时，器件关断时所述漂移区中的电场是在所述缓变漂移区中关断到O ;当工作电压过冲时，器件关断时所述漂移区中的电场不能在所述缓变漂移区中完全关断到0，这时所述场阻断层能够进一步对剩余的电场进行关断直至电场为0，所以所述场阻断层还能进一步提高器件的抗电压过冲能力。
【附图说明】
[0086]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0087]图1是现有场阻断型IGBT的结构示意图；
[0088]图2是现有场阻断型IGBT的从P阱到P型发射极间的杂质浓度的分布示意图；
[0089]图3是对应于图2中的器件工作在反向阻断状态下时电场分布示意图；
[0090]图4是本发明实施例一半导体器件的结构示意图；
[0091]图5是本发明实施例一半导体器件的漂移区的杂质浓度的分布示意图；
[0092]图6A是本发明实施例二半导体器件的电荷流动区的漂移区的杂质浓度的分布示意图；
[0093]图6B是本发明实施例二半导体器件的终端区的漂移区的杂质浓度的分布示意图；
[0094]图7A是本发明实施例三半导体器件的电荷流动区的漂移区的杂质浓度的分布示意图；
[0095]图7B是本发明实施例三半导体器件的终端区的漂移区的杂质浓度的分布示意图；
[0096]图8是本发明实施例四半导体器件的漂移区的杂质浓度的分布示意图。
【具体实施方式】
[0097]如图4所示，是本发明实施例一半导体器件的结构示意图；本发明实施一半导体器件是以反向击穿电压为1700V、且漂移区为N型的IGBT器件为例进行说明，本发明实施例一半导体器件即IGBT器件包括:
[0098]具有第一杂质浓度且为N型掺杂的硅片101。所述硅片101为N型区熔硅，第一杂质浓度C1=3E13CM^、电阻率为130欧姆.厘米。所述硅片101初始厚度为700微米以上，所述硅片101减薄后的厚度为160微米?180微米。
[0099]形成于所述硅片101的正面的第一 P型区102。所述第一 P型区102采用P阱工艺形成。
[0100]形成于所述硅片101的背面的第二 P型区103，在所述第二 P型区103的背面形成有背面电极114。所述第二 P型区103为P型重掺杂区，所述第二 P型区103作为所述IGBT器件的集电区，或称为漏区，所述背面电极114为漏极；导通时所述第二 P型区103用于向漂移区中注入空穴从而降低器件的导通电阻。
[0101]由位于所述第一 P