促进提高热传导性的半导体布置的制作方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及半导体布置及其制造方法。
【背景技术】
[0002]由于静电荷的积累，在集成电路附近会产生高电压。当静电荷放电时，在集成电路的节点处产生电流，从而导致静电放电(ESD )。在ESD期间，流过集成电路的电流产生热量。
【发明内容】
[0003]提供本
【发明内容】
，以简化形式介绍以下【具体实施方式】中进一步描述的选择概念。本
【发明内容】
既不预期作为所要求保护的主题的广泛概述、识别所要求保护的主题的关键因素或基本特征，也不预期用于限制所要求保护的主题的范围。
[0004]本文提供了用于制造半导体布置的一种或多种技术、以及所形成的结构。
[0005]以下说明和附图阐述了特定示意性方面和实施方式。这些示出了使用一个或多个方面的几种方式。当结合附图考虑时，通过以下详细描述本发明的其他方面、优点、和/或新特征将变得明显。
[0006]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体布置，包括:阱区；第一区域，设置在所述阱区内，所述第一区域包括第一导电类型；第一栅极，在所述第一区域的第一侧上设置在所述阱区之上，所述第一栅极包括背离所述阱区的第一顶面，所述第一顶面具有第一顶面积；以及第一栅极接触件，设置在所述第一栅极之上，所述第一栅极接触件包括朝向所述阱区的第一底面，所述第一底面具有第一底面积，所述第一底面积覆盖所述第一顶面积的至少约三分之二。
[0007]在该半导体布置中，所述第一栅极接触件沿着第一栅极轴延伸，所述第一栅极轴基本平行于所述第一栅极延伸的方向。
[0008]该半导体布置包括:在所述第一区域的第二侧上设置在所述阱区之上的第二栅极，所述第二栅极包括背离所述阱区的第二顶面，所述第二顶面具有第二顶面积。
[0009]该半导体布置包括:第二栅极接触件，设置在所述第二栅极之上，所述第二栅极接触件包括朝向所述阱区的第二底面，所述第二底面具有第二底面积，所述第二底面积覆盖所述第二顶面积的至少约三分之二。
[0010]该半导体布置包括:设置在所述第一栅极接触件和所述第二栅极接触件之间的第一多栅极接触件。
[0011]在该半导体布置中，所述第一多栅极接触件包括:朝向所述阱区的第一多栅极底面。
[0012]在该半导体布置中，所述第一多栅极接触件沿着第一多栅极轴延伸，所述第一多栅极轴基本垂直于所述第一栅极和所述第二栅极中的至少一个延伸的方向。
[0013]该半导体布置包括:设置在所述第一区域之上的第一区域接触件。
[0014]在该半导体布置中，所述第一多栅极接触件与所述第一区域接触件接触。
[0015]根据本发明的另一方面，提供了一种半导体布置，包括:阱区；第一区域，设置在所述阱区内，所述第一区域包括第一导电类型；第一栅极，在所述第一区域的第一侧设置在所述阱区之上；第二栅极，在所述第一区域的第二侧设置在所述阱区之上；以及第一多栅极接触件，设置在所述第一栅极和所述第二栅极之上并且与所述第一栅极和所述第二栅极接触。
[0016]在该半导体布置中:所述第一栅极包括背离所述阱区的第一顶面，所述第一顶面具有第一顶面积，和/或所述第二栅极包括背离所述阱区的第二顶面，所述第二顶面具有第二顶面积；和/或所述第一多栅极接触件包括朝向所述阱区的第一多栅极底面，所述第一多栅极底面具有第一多栅极底面积，所述第一多栅极底面积覆盖所述第一顶面积和所述第二顶面积中的至少一个的至少约五分之一。
[0017]在该半导体布置中，所述第一多栅极接触件沿着第一多栅极轴延伸，所述第一多栅极轴基本垂直于所述第一栅极和所述第二栅极中的至少一个延伸的方向。
[0018]在该半导体布置中，所述第一多栅极接触件的第一端设置在所述第一栅极之上并与所述第一栅极接触，以及所述第一多栅极接触件的第二端设置在所述第二栅极之上并与所述第二栅极接触。
[0019]该半导体布置，包括:设置在所述第一区域之上的第一区域接触件。
[0020]在该半导体布置中，所述第一多栅极接触件与所述第一区域接触件接触。
[0021]根据本发明的又一方面，提供了一种制造半导体布置的方法，包括:形成阱区；在所述阱区内形成包括第一导电类型的第一区域；在所述第一区域的第一侧在所述阱区之上形成第一栅极，使得背离所述阱区的所述第一栅极的第一顶面具有第一顶面积；以及在所述第一栅极之上形成第一栅极接触件，使得朝向所述阱区的所述第一栅极接触件的第一底面具有第一底面积，所述第一底面积覆盖所述第一顶面积的至少约三分之二。
[0022]该方法包括:在所述第一区域的第二侧在所述阱区之上形成第二栅极，使得背离所述阱区的所述第二栅极的第二顶面具有第二顶面积；以及在所述第二栅极之上形成第二栅极接触件，使得朝向所述阱区的所述第二栅极接触件的第二底面具有第二底面积，所述第二底面积覆盖所述第二顶面积的至少约三分之二。
[0023]该方法包括:在所述第一栅极和所述第二栅极之间形成第一多栅极接触件。
[0024]该方法包括:在所述第一区域之上形成第一区域接触件。
[0025]在该方法中，形成所述第一多栅极接触件包括:形成位于所述第一区域接触件之上并与所述第一区域接触件接触的所述第一多栅极接触件。
【附图说明】
[0026]当结合附图进行阅读时，通过以下【具体实施方式】可以理解本发明的多个方面。应当理解，附图中的元件和/或结构不必按比例绘制。因此，为了论述清楚起见，各种部件的尺寸可以被任意地增加和/或减小。
[0027]图1a示出了根据一个实施例的半导体布置的一部分；
[0028]图1b示出了根据一个实施例的半导体布置的一部分；
[0029]图2示出了根据一个实施例形成与制造半导体布置相关联的接触件；
[0030]图3示出了根据一个实施例的半导体布置；
[0031]图4示出了根据一个实施例的半导体布置的一部分；
[0032]图5示出了根据一个实施例形成与制造半导体布置相关联的接触件；
[0033]图6示出了根据一个实施例的半导体布置；
[0034]图7示出了根据一个实施例的半导体布置的一部分；
[0035]图8示出了根据一个实施例形成与制造半导体布置相关联的接触件；
[0036]图9示出了根据一个实施例的半导体布置；
[0037]图10示出了根据一个实施例的半导体布置；
[0038]图11示出了根据一个实施例的半导体布置；
[0039]图12示出了根据一个实施例制造半导体布置的方法。
【具体实施方式】
[0040]现在参考附图描述所要求保护的主题，其中，在通篇描述中，相似的参考标号通常用于代表相似的元件。在以下描述中，为了解释的目的，阐述了大量的具体细节，以理解所要求保护的主题。然而，明显地，在没有这些具体细节也可以实现所要求保护的主题。在其他实例中，以框图的形式示出结构和器件，以便于描述所要求保护的主题。
[0041]本文中提供了用于制造半导体布置的一种或多种技术以及由此所形成的结构。
[0042]图1a是示出根据一些实施例的半导体布置100的平面图。图1b是示出沿着线1_1所截取的图1a的实施例的截面图。在一个实施例中，半导体布置100包括阱区102。根据一些实施例，阱区102包括第一导电类型。在一些实施例中，第一导电类型包括P型，使得阱区102包括P阱。在一些实施例中，阱区102的第一导电类型包括η型，使得阱区102包括η阱。
[0043]在一个实施例中，半导体布置100包括第一区域104。根据一些实施例，第一区域104设置在阱区102内。在一个实施例中，第一区域104被嵌入(implant)阱区102中。在一个实施例中，第一区域104包括第一导电类型。在一些实施例中，第一导电类型包括P型。在一些实施例中，第一导电类型包括η型。在一些实施例中，第一导电类型包括ρ+型。在一些实施例中，第一导电类型包括η+型。根据一些实施例，第一区域104包括源极区。根据一些实施例，第一区域104包括漏极区。
[0044]在一个实施例中，半导体布