型区102和所述第二 P型区103之间的N型掺杂的所述硅片101组成所述半导体器件的漂移区。
[0102]如图5所示，是本发明实施例一半导体器件的漂移区的杂质浓度的分布示意图，分布示意图是沿着LI或L2箭头线所示区域的分布，在本发明实施例一中箭头线LI和L2处的杂质浓度分布相同；分布图中的A、B、C、D和E对应于图4中的虚线A、B、C、D和E所示位置。在所述漂移区的靠近所述第二 P型区103的位置处形成有一个以上缓变漂移区104本发明实施例一中仅包括一个所述缓变漂移区104，所述缓变漂移区104的掺杂杂质由所述硅片101本身所带有的N型掺杂加上从所述硅片101背面注入的N型离子注入杂质组成，所述缓变漂移区104的N型杂质浓度包括一第一峰值，所述第一峰值小于所述第二 P型区103的P型掺杂浓度值；其中，所述第一峰值对应于虚线bl处的杂质浓度值，所述第二 P型区103的P型掺杂浓度值对应于虚线al处的杂质浓度值。
[0103]从所述硅片101的正面到背面的方向上，所述缓变漂移区104的杂质浓度包括从所述第一杂质浓度缓慢上升到所述第一峰值的缓慢上升区域、从所述第一峰值下降到大于等于所述第一杂质浓度的下降区域；图5中从C位置也即虚线b0到虚线bl所示区域为所述缓慢上升区域。所述缓慢上升区域的宽度大于等于I微米，且所述缓慢上升区域的N型杂质浓度的上升速率变化控制在2个数量级每微米以内。所述下降区域和所述第二 P型区103直接接触或者相隔一段距离，本发明实施例一中所述下降区域和所述第二 P型区103相隔一段距离并通过场阻断层相连接。
[0104]在所述半导体器件工作在关断状态时，位于所述第一 P型区102和所述缓慢上升区域之间的所述漂移区部分用于承受电压，即位置B至C之间的区域用于承受电压，位置B至C之间的电场强度可以参考图2所示的位置B至C之间的电场强度，可以看出位置B至C之间的电场强度比较平坦，该区域的电场强度所覆盖的面积较大，故能承受较高的电压。在半导体器件工作在关断状态时，所述缓变漂移区104用于对承受电压部分的所述漂移区的电场强度进行阻断即进行场阻断，场阻断的意思是将电场强度从位置C处所对应的高电场强度在所述缓变漂移区104的厚度范围内降低为O或接近0，也即缓变漂移区104内能够将承受电压部分的漂移区的电场强度从较高值降低为0，实现场阻断的功能。
[0105]本发明实施例一中的的缓变漂移区104的缓慢上升区域的掺杂浓度的增加为一种缓变上升结构且将掺杂浓度的上升速率变化控制在2个数量级每微米以内，所以本发明实施例即使采用激光退火工艺对缓变漂移区104进行退火、只要使缓变漂移区104的激活率达到30%以上，缓变漂移区104的杂质分布也会比较缓和、不会出现像如图1所示的现有场阻断型半导体器件如现有场阻断型IGBT中的场阻断层所出现的杂质分布会巨变的情况；所以本发明实施例一器件和如图1所示的现有场阻断型半导体器件如现有场阻断型IGBT相比，本发明实施例一的缓变漂移区104的内建电场能大大降低，从而能使器件在关断时的电流下降速度得到有效控制，使该关断电流不再是一种急剧下降的电流，而是一种缓慢下降的软性电流，这样就能提高器件的可靠性。
[0106]本发明实施例一的缓变漂移区104本身所具有的高掺杂浓度能保证器件得到较低的导通电阻，使导通电阻的大小和现有场阻断型半导体器件的导通电阻一致。
[0107]在俯视面上，所述半导体器件包括电荷流动区201、接界区202和终端区203，即电荷流动区108对应于图4的双箭头201所示区域、接界区对应于的双箭头202所示区域、终端区对应于的双箭头203所示区域；在所述半导体器件的单元结构形成于所述电荷流动区201中，所述终端区203围绕在所述电荷流动区201的周侧并用于对所述电荷流动区201中的单元结构进行保护，所述接界区202位于所述电荷流动区201和所述终端区203之间并用于实现所述电荷流动区201和所述终端区203的过渡连接。
[0108]本发明实施例一中，在所述电荷流动区201、所述接界区202和所述终端区203中的所述漂移区中的所述缓变漂移区104和所述第二 P型区103之间都形成有相同N型掺杂的场阻断层。所述场阻断层的掺杂浓度包括一第二峰值，图5的虚线b2处所对应的杂质浓度为所述第二峰值，所述第二峰值小于所述第二 P型区103的P型掺杂浓度值、且所述第二峰值大于所述第一杂质浓度，所述第二峰值能够小于等于或大于所述第一峰值。从所述硅片101的正面到背面的方向上，所述场阻断层的一侧接触所述缓变漂移区104的所述下降区域、所述场阻断层的另一侧接触所述第二 P型区103。
[0109]本发明实施例一中的所述场阻断层的形成位置和掺杂浓度虽然和如图1所示的现有场阻断型半导体器件的场阻断层相似，但是现有场阻断型半导体器件的场阻断层主要用于场阻断，由于本发明实施例一中是通过所述缓变漂移区104实现场阻断，故本发明实施例一的所述场阻断层的主要功能不再是场阻断。本发明实施例一的所述场阻断层用于在所述半导体器件导通时降低由所述第二 P型区103发射空穴到所述漂移区中的发射效率，并在所述半导体器件由导通状态切换为关断状态时降低由空穴产生的电流密度。在对空穴产生的电流密度要求不高的场合，也能省略所述场阻断层。
[0110]上述结构不管是高压二极管，还是高压MOS器件都可以采用，下面的结构对应于所述半导体器件为IGBT器件时的正面工艺，对于高压二极管或高压MOS器件，仅需对下述正面工艺进行相应的替换即可。如图4所示，本发明实施例一的所述IGBT器件的单元结构包括:
[0111]栅极结构，所述栅极结构包括栅沟槽，所述栅沟槽穿过所述第一 P型区102并进入到所述漂移区中，在所述栅沟槽的侧面和底面都形成有氧化层，由形成于所述栅沟槽的侧面的所述氧化层组成栅氧化层106，由填充于所述栅沟槽中的多晶硅层组成多晶硅栅107。
[0112]源区108，由形成于所述第一 P型区102表面的N+掺杂区组成，所述栅极结构从侧面覆盖所述源区108和所述第一 P型区102，且被所述栅极结构的侧面所覆盖的所述第一 P型区102的表面用于形成沟道连接所述源区108和所述漂移区。
[0113]P+掺杂区110，形成于所述第一 P型区102部分区域表面并用于引出所述第一 P型区102，所述P+掺杂区110和所述源区108都通过同一接触孔112和源极金属相连，所述源极由正面金属层113刻蚀后形成。
[0114]所述多晶硅栅107也通过接触孔112和栅极相连，栅极也是由正面金属层113刻蚀形成。
[0115]所述背面电极114作为所述IGBT器件的单元结构的漏极。
[0116]在所述终端区203中形成有间隔排列的多个P型保护环注入区105，各所述P型保护环注入区105形成于所述硅片101中、各所述P型保护环注入区105之间为N型掺杂的所述硅片101，所述终端区203中的各所述P型保护环注入区105分别通过接触孔112和正面金属层113连接；在所述终端区203的最外侧的所述硅片101中形成有N+截止区109，该N+截止区109通过接触孔112和正面金属层113连接。
[0117]在所述接界区202中形成一个所述P型保护环注入区105，所述接界区202的所述P型保护环注入区105的一侧和最外侧的所述栅极结构的侧面接触、另一侧和所述终端区203中的最内侧的所述P型保护环注入区105相隔一段距离；所述接界区202的所述P型保护环注入区105部分区域中形成有一个所述P+掺杂区110，该P+掺杂区110通过接触孔112连接到所述源极金属层；在靠近所述接界区202 —侧，所述接界区202的所述P型保护环注入区105直接通过接触孔112和正面金属层113连接。由图4可知，在器件导通时，所述第二 P型区103会向由所述硅片I组成的漂移区中注入空穴并参与导电，在器件关断过程中，所述接界区202和所述终端区203中的空穴会通过所述接界区202中和所述源极金属层相连的所述接触孔112集中抽出，本发明实例一通过设置所述场阻断层能够减少空穴的注入量，从而减少关断时所述接界区202中的接触孔112处的空穴电流密度，从而也能减少由于关断时空穴电流密度过大所引起的失效。
[0118]通过对所述场阻断层进行变换可以得到更多的实施例，如图6A所示，是本发明实施例二半导体器件的电荷流动区的漂移区的杂质浓度的分布示意图；如图6B所示，是本发明实施例二半导体器件的终端区的漂移区的杂质浓度的分布示意图；本发明实施例二和本发明实施例一的区别仅在于所述场阻断层的设置不同，本发明实施例二中的所述场阻断层的结构特征为:所述场阻断层分为分布于所述电荷流动区中的场阻断层一和分布于所述接界区和所述终端区中的场阻断层二，图6A对应于图4中的双箭头线LI位置处的杂质浓度分布也即电荷流动区的杂质浓度分布，图6B对应于图4中的双箭头线L2位置处的杂质浓度分布也即所述接界区和所述终端区中的杂质浓度分布，图6A中的虚线b2所对应的杂质浓度值为所述场阻断层一的掺杂浓度峰值，图6B中的虚线b2所对应的杂质浓度值为所述场阻断层二的掺杂浓度峰值，在本发明实施例二中所述场阻断层一的掺杂浓度小于所述场阻断层二的掺杂浓度，所述场阻断层一的掺杂浓度峰值小于所述场阻断层二的掺杂浓度峰值。本发明实施例二中通过增加所述场阻断层二的掺杂浓度，能够减少所述接界区和所述终端区中的由所述第二 P型区103会向漂移区中注入空穴量，从而减少关断时所述接界区202中的接触孔112处的空穴电流密度。而所述电荷流动区中的所述场阻断层一的掺杂浓度小的设置，能够使得器件导通时所述电荷流动区中的漂移区中能够注入更多的空穴，从而提高器件的导通电流、减少器件的导通电阻。
[0119]如图7A所示，是本发明实施例三半导体器件的电荷流动区的漂移区的杂质浓度的分布示意图；如图7B所示，是本发明实施例三半导体器件的终端区的漂移区的杂质浓度的分布示意图；本发明实施例三和本发明实施例一的区别仅在于所述场阻断层的设置不同，本发明实施例三中的所述场阻断层的结构特征为:所述场阻断层仅分布于所述接界区和所述终端区中，在所述电荷流动区中没有设置场阻断层，图7A对应于图4中的双箭头线LI位置处的杂质浓度分布也即电荷流动区的杂质浓度分布，图7B对应于图4中的双箭头线L2位置处的杂质浓度分布也即所述接界区和所述终端区中的杂质浓度分布。图7A中缓变漂移区的掺杂浓度由虚线bl所对应的峰值浓度下降到所述硅片101本身所具有的第一杂质浓度后，直接和所述第二 P型区103接触，并没有设置高于所述第一杂质浓度掺杂的场阻断层。图6B中的虚线b2所对应的杂质浓度值为所述场阻断层的掺杂浓度峰值，本发明实施例三中通过在所述接界区和所述终端区中设置高掺杂的所述场阻断层，能够减少所述接界区和所述终端区中的由所述第二 P型区103会向漂移区中注入空穴量，从而减少关断时所述接界区202中的接触孔112处的空穴电流密度。而所述电荷流动区中没有设置场阻断层，能够使得器件导通时所述电荷流动区中的漂移区中能够注入更多的空穴，从而提高器件的导通电流、减少器件的导通电阻。
[0120]如图8所示，是本发明实施例四半导体器件的漂移区的杂质浓度的分布示意图。和本发明实施例一的区别之处为，本发明实施例四中没有设置所述场阻断层。本发明实施例四适合于关断时所述接界区202中的接触孔112处本身能够承受足够大的空穴电流密度的情形。
[0121]本发明实施例一制造半导体器件的方法用于制造如图4和图8所对应的本发明实施例四的器件结构，包括如下步骤:
[0122]步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的所述硅片101，在所述硅片101的正面完成所述半导体器件的正面工艺，形成于所述硅片101的正面的所述第一 P型区102在所述正面工艺中形成。
[0123]由于本发明实施例一器件所对应的结构为IGBT器件，故在步骤一中的正面工艺将采取以下所述步骤，对正面工艺进行相应的替换则能得到快速恢复