在图2中说明。在电绝缘性基板10上沉积了栅金属层或金 属层叠（例如约30-300纳米厚的Mo、Ti、Cr或Cu层或者Ti/Mo或Mo/Al/Mo层叠）（工艺 1)之后，通过光刻法以及湿法或干法蚀刻对栅金属层或金属层叠进行图案化（工艺2)，以 形成栅电极11。接下来，沉积栅介电层12(工艺3)，例如氧化硅层、氮化硅层或氧化铝层、 或者本领域技术人员已知的任意其他合适的介电层或层层叠。所得结构如图2(a)中所示。 基板可以是刚性基板、挠性基板、或可拉伸基板。在挠性或可拉伸基板上加工时，在加工过 程中可将基板提供在（临时性的）刚性托架上。
[0036] 可在栅介电层中形成通孔（未显示）以接触栅极。接下来在栅介电层12上沉积 金属氧化物半导体层13 (工艺4)(图2 (b))，例如无定形IGZ0 (铟镓锌氧化物）层。但是， 本发明并不限于此，可使用其他的金属氧化物半导体层。优选的金属氧化物半导体可以是 例如InZnO、HfInZnO、Si1泣11〇、211〇、(：11〇、或311〇。沉积金属氧化物半导体层可例如包括0〇 或RF溅射或蒸发。这种半导体层13的厚度可例如在约10-80纳米范围内。
[0037] 在接下来的工艺中，例如通过蒸发或溅射，在金属氧化物半导体层13上沉积金属 层14或金属层叠（工艺5)(图2 (c))。该金属层或金属层叠可例如包含Mo并可例如具有 约50-300纳米范围内的厚度。例如，可使用Mo/Al/Mo层叠、Mo/Au层叠、Mo/Ti层叠、Mo/ Ti/Al/Mo层叠、或Mo/ITO层叠，本发明并不限于此。通过光刻法以及干法（等离子体）蚀刻 对金属层或金属层叠进行图案化以形成源极接触141和漏极接触142 (工艺6)，如图2 (d) 中所示。沟道长度可例如在约2-100微米范围内。
[0038] 对金属层进行蚀刻以形成源极和漏极接触之后，通过光刻法以及湿法或干法蚀刻 对金属氧化物半导体层13进行图案化（工艺7)(图2(e))以形成晶体管的活性层131。
[0039]接下来通过溅射、ALD或CVD沉积钝化层（工艺8)，例如约50-300纳米厚度的氧 化硅、氮化硅或氧化铝层，并且采用等离子体蚀刻或湿法蚀刻进行图案化（工艺9)。最后例 如在约50-175°C范围的温度下在氮气气氛或空气中对该结构进行退火（工艺10)。
[0040] 根据一种实施方式制作薄膜晶体管电路时，在这种电路中形成的电容器除了位于 金属层之间的介电层之外还包含金属氧化物半导体层。
[0041] 根据图1和图2的流程图制作薄膜晶体管。在电绝缘性基板上提供经图案化的Mo 栅极（厚度约为100纳米）。接下来通过CVD沉积约100纳米厚度的SiN栅介电层。在下 一工艺中，通过RF/DC溅射在02环境中沉积a-IGZO层（In:Ga:Zn= 1 :1 :1原子％，厚度约 为20纳米）。然后通过DC溅射在a-IGZO层上提供Mo源极-漏极接触（厚度约为100纳 米），并且采用干法蚀刻工艺6匕+02等离子体）进行图案化。在之后的工艺中通过光刻法 以及湿法蚀刻金属氧化物层来限定活性区域（对a-IGZO层进行图案化）。最后，溅射钝化 层（约100纳米的SiOx)，随后将晶体管在队环境中于150°C退火约1小时。
[0042] 对于沟道长度约为10微米的晶体管所测得的晶体管特性如图4中所示。该晶体 管具有高的迀移率（约14. 06cm2/V.s)、低的亚阈值斜率（约0. 24V/10)、低的滞后作用、大 于108的I开/I关、以及接近于零的VTH (约0? 5V)。
[0043] 作为参比，在不使用蚀刻停止层但遵循不同的工艺流程的情况下制作GIZ0薄膜 晶体管，其中的金属氧化物半导体图案化和蚀刻是在金属沉积之前而非源极和漏极金属图 案化之后进行的。作为另一参比，在通过掀离工艺（由于产率问题而不适于放大规模）的 方式制造源极和漏极接触的情况下制作晶体管。这些参比晶体管的晶体管特性如图3中所 示。不使用蚀刻停止层并在金属沉积之前进行金属氧化物半导体蚀刻（图3中的"DEMo"） 而制作的晶体管明显具有低的I#/1$比、高的亚阈值斜率、和大的滞后现象。这可能与用 于源极和漏极蚀刻的等离子体对GIZ0层的负面影响相关，更具体来说，与等离子体由于分 布的半导体沟道区域而在晶片表面上产生非均匀分布相关。
[0044] 在根据一种优选实施方式的方法中，在对源极和漏极进行蚀刻时，尚未对金属氧 化物半导体层进行图案化。因此，等离子体可以更均匀地分布于整个基板，导致金属氧化物 半导体层上的局部等离子体不均匀性降低和/或局部等离子体放电效应降低。
[0045] 制作工作显示器，其包括用于选择和驱动像素阵列的薄膜GIZ0晶体管阵列。GIZ0 晶体管的沟道长度约为5微米，是根据一种实施方式中的方法制作的。在约6英寸的基板 上制作晶体管阵列。图5示出来自这种阵列的5个晶体管的测得传输特性，一个晶体管位 于基板中心处，另四个晶体管位于基板的相对边缘处。结果显示，基板上的晶体管特性具有 优良的均匀性。
[0046] 以下描述进一步的实验性结果。
[0047] 在高度掺杂的Si(共栅极）基板上的热生长Si02(120纳米）栅介电层上实现 测试器件。通过在含6% 02的氩气（Ar)中进行DC溅射来沉积活性层，即15纳米厚度的 a-IGZ0(In:Ga:Zn= 1 :1 :1)膜。对厚度和02/Ar比进行优化，从而在低加工温度实现所需 的TFT性能。而且，通过PVD形成100纳米厚度的Mo源极和漏极（S/D)接触，并通过SF6/ 〇2干法蚀刻化学处理进行图案化。S/D形成之后，通过湿法蚀刻程序使用草酸（anoxalic acid)溶液对活性层进行图案化。在活性层上通过反应性脉冲-DCPVD沉积100纳米的Si02 钝化层。
[0048] 使用参数分析仪在惰性队环境中测量单个TFT的电性质。
[0049] 通过相对于现有技术方案颠倒a-IGZO图案化和S/D接触图案化的加工顺序，在本 发明方法中避免出现孤立的a-IGZO岛状物（island)，抑制等离子体蚀刻过程中电荷的局 部累积。通过以这种方式改进标准BCE工艺流程，使得诸如滞后现象、迀移率和总体亚阈值 斜率之类的主要TFT参数表现出明显的改善。
[0050] 三组测试TFT的I-V特性如图6中所示，这些测试TFT分别根据本发明的一些方面 采用传统掀离流程、标准BCE流程（先进行半导体图案化再进行S/D蚀刻）、和改进的BCE 流程（先进行S/D蚀刻再进行半导体图案化）制作。全部测试器件都在高度掺杂的Si(共 栅极）基板上的热生长Si02 (120纳米）栅介电层上实现。根据本发明一些方面采用改进的 BCE流程制作的a-IGZO测试器件清楚表现出，在前向和反向栅极-电压扫描之间的传输曲 线中仅存在可忽略量的滞后现象。事实上，该结果相当类似于采用基于掀离S/D的器件所 获得的结果。表1给出三种不同流程的主要性能参数的概况。
[0051]
【主权项】
1. 一种用于制作底栅顶接触金属氧化物半导体薄膜晶体管的方法，该方法包括： -在基板上形成栅电极； -提供覆盖所述栅电极的栅介电层； -在所述栅介电层上沉积金属氧化物半导体层； -在所述金属氧化物半导体层上沉积金属层或金属层层叠； -对所述金属层或金属层层叠进行图案化W形成源极和漏极接触， 其中对所述金属层或金属层层叠进行图案化包括对所述金属层或金属层层叠进行干 法蚀刻；W及 -然后对所述金属氧化物半导体层进行图案化。
2. 如权利要求1所述的方法，其特征在于，所述方法还包括沉积纯化层并进行退火工 乙。
3. 如前述任一项权利要求所述的方法，其特征在于，所述金属氧化物半导体层包含无 定形IGZO(铜嫁锋氧化物）层或由无定形IGZO(铜嫁锋氧化物）层组成。
4. 如前述权利要求1-2中任一项所述的方法，其特征在于，所述金属氧化物半导体 层包含In化0、Hfin化0、Siln化0、化0、化0或SnO层中的任一种或任意组合或由In化0、 册1]1化0、5;[1]1化0、化0、化0或5]1〇层中的任一种或任意组合组成。
5. 如前述任一项权利要求所述的方法，其特征在于，所述金属氧化物半导体层的厚度 为10-80纳米。
6. 如前述任一项权利要求所述的方法，其特征在于，所述金属层包含Mo或由Mo组成， 或者其中所述金属层层叠包含Mo/Al/Mo层叠、Mo/Au层叠、Mo/Ti层叠、Mo/Ti/Al/Mo层叠 或 Mo/ITO 层叠或由 Mo/Al/Mo 层叠、Mo/Au 层叠、Mo/Ti 层叠、Mo/Ti/Al/Mo 层叠或 Mo/ITO 层叠组成。
7. 如前述任一项权利要求所述的方法，其特征在于，所述金属层或所述金属层层叠的 厚度在约50-300纳米范围内。
8. 如前述任一项权利要求所述的方法，其特征在于，在对金属氧化物半导体层上的金 属层或金属层层叠进行了图案化从而限定了所述源极和漏极接触之后，对金属氧化物半导 体层进行图案化。
9. 如前述任一项权利要求所述的方法，其特征在于，所述基板包括聚蒙二甲酸己二醋 f自。
10. 如前述任一项权利要求所述的方法，其特征在于，所述方法还包括在所述栅介电层 中形成通孔用于接触所述栅极。
11. 如前述任一项权利要求所述的方法用于制作沟道长度约为2-5微米的晶体管的应 用。
【专利摘要】一种用于制作底栅顶接触金属氧化物半导体薄膜晶体管的方法，该方法包括：-在基板上形成栅电极；-提供覆盖栅电极的栅介电层；-在栅介电层上沉积金属氧化物半导体层；-在金属氧化物半导体层上沉积金属层；-对所述金属层进行图案化以形成源极和漏极接触，其中对金属层进行图案化包括对该金属层进行干法蚀刻；以及然后对金属氧化物半导体层进行图案化。
【IPC分类】H01L29-786, H01L29-66
【公开号】CN104685633
【申请号】CN201380035135
【发明人】M·纳格, S·斯台德
【申请人】Imec 非营利协会, 荷兰应用自然科学研究组织Tno, 鲁汶天主教大学
【公开日】2015年6月3日
【申请日】2013年6月19日
【公告号】WO2014005841A1