半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域技术，特别涉及半导体器件的形成方法。
【背景技术】
[0002]随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。
[0003]现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。
[0004]目前,采用嵌入式锗娃(Embedded SiGe)或/和嵌入式碳娃(Embedded SiC)技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅(SiC)之间晶格失配形成的拉应力，以提闻NMOS器件的性能。
[0005]嵌入式锗硅和嵌入式碳硅技术的应用在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件的制作工艺仍存在需要解决的问题。
【发明内容】
[0006]本发明解决的问题是提供一种优化的半导体器件的形成方法，提高外延工艺的选择性，避免在不期望区域进行应力层材料的生长，提高半导体器件的电学性能。
[0007]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底表面形成有栅极结构；形成覆盖所述半导体衬底和栅极结构的掩膜层；采用沉积工艺在所述掩膜层表面形成光刻胶保护层；在所述光刻胶保护层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的掩膜层和光刻胶保护层；以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽；去除所述图形化的光刻胶层；去除所述光刻胶保护层；采用外延工艺形成填充满所述凹槽的应力层。
[0008]可选的，所述沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。
[0009]可选的，所述原子层沉积工艺为热原子层沉积或等离子体增强原子层沉积。
[0010]可选的，所述热原子层沉积工艺的工艺参数为:反应气体包括硅源气体和氧源气体，其中，硅源气体为Si2Cl6或二叔丁基氨基硅烷，氧源气体为H2O或03，硅源气体流量为10sccm至5000sccm,氧源气体流量为10sccm至5000sccm,反应腔室压强为0.01托至10托，腔室温度为20度至500度。
[0011]可选的，所述光刻胶保护层的材料为氧化硅。
[0012]可选的，所述光刻胶保护层的厚度为0.5纳米至5纳米。
[0013]可选的，所述掩膜层的材料为氮化硅。
[0014]可选的，所述凹槽的形状为U形、方形或sigma形。
[0015]可选的，当所述凹槽的形状为sigma形时，所述凹槽的形成步骤包括:以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述光刻胶保护层和掩膜层，刻蚀去除与栅极结构相邻的部分厚度的半导体衬底，在所述半导体衬底内形成预凹槽；对所述预凹槽进行湿法刻蚀,在半导体衬底内形成凹槽。
[0016]可选的，在形成所述预凹槽之后，去除图形化的光刻胶层。
[0017]可选的，所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水。
[0018]可选的，所述湿法刻蚀工艺刻蚀去除光刻胶保护层。
[0019]可选的，在形成应力层之前，还包括步骤:对所述凹槽进行预清洗处理。
[0020]可选的，所述预清洗处理为湿法清洗或等离子体刻蚀。
[0021]可选的，所述湿法清洗的清洗液体为氢氟酸溶液；所述等离子体刻蚀的刻蚀气体为 NH3 和 NF3。
[0022]可选的，对所述凹槽进行预清洗处理之后，掩膜层表面的光刻胶保护层被全部去除。
[0023]可选的，采用选择性外延工艺形成所述应力层。
[0024]可选的，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。
[0025]可选的，所述应力层的材料为SiGeB，选择性外延工艺的工艺参数为:反应气体包括硅源气体、锗源气体、硼源气体、HCl和H2，硅源气体为SiH4、SiH2Cl2或Si2H6，锗源气体为GeH4，硼源气体为B2H6，其中，硅源气体流量为5SCCm至500SCCm，锗源气体流量为5sCCm至500sccm,硼源气体流量为5sccm至500sccm, HCl气体流量为Isccm至300sccm, H2流量为100sccm至50000sccm，反应腔室压强为0.05托至50托，腔室温度为400度至900度。
[0026]可选的，形成的半导体器件为NMOS晶体管、PMOS晶体管或CMOS晶体管。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明技术方案中，采用沉积工艺在掩膜层表面形成光刻胶保护层，所述沉积工艺对掩膜层造成的损伤小，且在后续进行湿法刻蚀和预清洗处理后，光刻胶保护层被全部去除，暴露出掩膜层的表面；由于在相同的外延工艺条件下，掩膜层的材料具有比光刻胶保护层材料更好的选择性，本发明技术方案中，采用外延工艺形成应力层时，暴露出外延腔室的为掩膜层，使得选择性外延工艺的选择性好，从而避免在不期望区域进行应力层材料的生长，从而提高半导体器件的电学性能。
[0029]同时，在掩膜层表面沉积光刻胶保护层，光刻胶保护层的材料为氧化硅，所述光刻胶保护层中含有大量的O键，在光刻胶保护层表面形成光刻胶层并对光刻胶层进行图形化时，光刻胶保护层中的O原子在光刻胶中扩散系数低，因此光刻胶保护层中的氧原子难以扩散至光刻胶层中，从而避免杂质扩散进入光刻胶层中造成光刻胶层对光的敏感度发生变化；本发明在对光刻胶层进行图形化时，光刻胶层对光的敏感度保持不变，使得光刻胶层正确的显影，形成与设定目标一致的图形化的光刻胶层。
[0030]进一步，本发明技术方案中，采用湿法刻蚀工艺刻蚀形成凹槽的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水，即刻蚀液体为TMAH和SCl溶液；所述SCl溶液在进行湿法刻蚀的同时，还可以去除凹槽底部和侧壁的部分杂质，从而减少对凹槽进行预清洗处理工艺的时间；预清洗处理主要去除SCl溶液未能去除的氧化物杂质，因此预清洗处理采用氢氟酸溶液作为清洗液体，氢氟酸溶液对隔离结构的材料也具有刻蚀作用；本发明减少了预清洗处理的工艺时间，从而减少了对隔离结构的刻蚀时间，防止隔离结构材料被过度刻蚀，提供半导体器件的可靠性，防止发生漏电或电连接。
【附图说明】
[0031]图1为本发明一实施例提供的半导体器件形成方法的流程示意图；
[0032]图2至图11为本发明另一实施例提供的半导体器件形成过程的剖面结构示意图。
【具体实施方式】
[0033]由【背景技术】可知，现有技术半导体器件的形成工艺仍存在需要解决的问题。
[0034]针对半导体器件的形成工艺进行研究，半导体器件的形成工艺包括如下步骤，请参考图1:步骤S1、提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域由隔离结构隔离；步骤S2、在所述第一区域半导体衬底表面形成第一栅极结构，在所述第二区域半导体衬底表面形成第二栅极结构，且所述第一栅极结构、第二栅极结构两侧形成有侧墙；步骤S3、形成覆盖半导体衬底、第一栅极结构和第二栅极结构的掩膜层；步骤S4、形成覆盖第一区域的光刻胶层；步骤S5、以所述光刻胶层为掩膜，刻蚀掩膜层，形成图形化的掩膜层；步骤S6、以图形化的掩膜层为掩膜，刻蚀与第一栅极结构相邻的半导体衬底形成凹槽；步骤S7、采用选择性外延工艺形成填充满所述凹槽的应力层；步骤S8、去除所述掩膜层，在所述第一栅极结构和第二栅极结构顶部形成金属硅化物。
[0035]上述半导体器件的形成方法中，步骤S4形成覆盖第一区域的光刻胶层的工艺步骤包括:形成覆盖掩膜层的初始光刻胶层；对所述初始光刻胶层进行曝光显影工艺，形成图形化的光刻胶层。然而，上述方法形成的光刻胶层无法清晰显影，导致后续图形化掩膜层的工艺发生偏差，影响半导体器件的形成。导致形成的光刻胶层无法清晰显影的原因在于:掩膜层的材料为氮化硅，掩膜层中存在大量的S1-N键；当在掩膜层表面形成初始光刻胶层进行曝光显影时，S1-N键中的N原子扩散至初始光刻胶层中，导致初始光刻胶层对光的敏感度发生改变，影响初始光刻胶层的曝光显影质量，从而导致形成的光刻胶层无法清晰显影，影响半导体器件的形成工艺。
[0036]为解决上述光刻胶层无法清晰显影的问题，通常采用的方法为:在形成光刻胶层之前，对掩膜层进行灰化氧化工艺，使得掩膜层表面的S1-N键断裂，与灰化氧化工艺中的O2发生反应形成S1-O键，所述S1-O键对光刻胶层的曝光显影影响小，从而使得形成的光刻胶层清晰准确的显影。
[0037]然而，针对半导体器件的形成方法进行进一步研究发现，后续在形成金属硅化物时，在第一区域半导体衬底和第一栅极结构顶部和侧壁均形成了金属硅化物，影响半导体器件的电学性能，导致半导体器件的可靠性变差。
[0038]上述问题产生的原因为:灰化氧化工艺导致第一区域掩膜层表面的材料转化为S1N, S1N材料难以从掩膜层表面去除，且灰化氧化工艺使得掩膜层材料结构发生变化；后续在进行选择性外延工艺时，所述选择性外延工艺的选择性变差，在掩膜层表面也会生长应力层材料；应力层形成