道区提供拉应力作用，从而提高NMOS区域载流子迁移率；当第二区域II为PMOS区域时，所述应力层209的材料为SiGe或SiGeB，所述应力层209为PMOS区域的沟道区提供压应力作用。本实施例以第二区域II为PMOS区域作示范性说明，所述应力层209的材料为SiGe或SiGeB。
[0098]采用选择性外延工艺形成所述应力层209。
[0099]作为一个实施例，所述应力层209的材料为SiGeB，应力层209的材料中Ge原子百分比为10%至50%，选择性外延工艺的工艺参数为:反应气体包括硅源气体、锗源气体、硼源气体、HCl和H2，硅源气体为SiH4、SiH2Cl2或Si2H6，锗源气体为GeH4，硼源气体为B2H6，其中，娃源气体流量为5sccm至500sccm,锗源气体流量为5sccm至500sccm,硼源气体流量为5sccm 至 500sccm,HCl 气体流量为 Isccm 至 300sccm, H2 流量为 100sccm 至 50000sccm,反应腔室压强为0.05托至50托，腔室温度为400度至900度。
[0100]本实施例中，在进行选择性外延工艺之前，掩膜层203表面的光刻胶保护层204(请参考图7)被全部去除，暴露在外延反应腔室中的为掩膜层203，掩膜层203的材料为氮化硅，使得选择性外延工艺的选择性强，从而防止在第一区域I的掩膜层203表面进行应力层209材料的生长；而现有技术中，在进行选择性外延工艺时，第一区域暴露在外延反应腔室中的掩膜层表面材料为S1N，且掩膜层受到损伤，使得选择性外延工艺的选择性差，在进行选择性外延工艺时，第一区域的掩膜层表面进行了应力层材料的生长，导致难以去除第一区域的掩膜层，后续在形成金属自对准硅化物时，在第一区域形成金属自对准硅化物，影响半导体器件的电学性能。
[0101]请参考图11，去除所述掩膜层203 (请参考图10)。
[0102]采用湿法刻蚀工艺刻蚀去除所述掩膜层203。作为一个实施例，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中溶液温度为120度至200度，磷酸的质量百分比为65%至85%。
[0103]本实施例中，由于在进行选择性外延工艺形成应力层209时，外延工艺的选择性好，从而避免在掩膜层203表面进行应力层209材料的生长，使得去除掩膜层203的工艺简单易行。
[0104]后续的工艺步骤包括:在第一栅极结构210和第二栅极结构220顶部形成自对准金属硅化物，减小半导体器件的接触电阻。
[0105]综上，本发明提供的半导体器件的形成方法的技术方案具有以下优点:
[0106]首先，本实施例中，采用沉积工艺在掩膜层表面形成光刻胶保护层，在形成应力层之前，所述光刻胶保护层容易被去除，使得在采用外延工艺形成应力层时，暴露出外延腔室中的为掩膜层，提高外延工艺的选择性，防止在不期望区域进行应力层材料的生长，从而提高半导体器件的可靠性。而现有技术中，对掩膜层进行灰化氧化处理，灰化氧化处理对掩膜层造成损伤，且掩膜层表面形成难以去除的S1N材料，导致外延工艺过程中外延工艺的选择性变差，影响半导体器件的电学性能。
[0107]其次，在掩膜层表面形成光刻胶保护层，光刻胶保护层表面形成图形化的光刻胶层时，光刻胶保护层中的O原子扩散系数低，难以扩散至光刻胶层中，使得光刻胶层各区域对光的敏感度保持一致；在形成图形化的光刻胶层时，由于光刻胶层各区域对光的敏感度一致，使得形成的图形化的光刻胶层能够正确清晰的显影，形成的图形化的光刻胶层与设定目标一致。
[0108]再次，本实施例中，对预凹槽进行湿法刻蚀的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水；所述湿法刻蚀的刻蚀液体在对预凹槽进行湿法刻蚀的同时，所述刻蚀液体可以去除凹槽底部和侧壁除氧化物杂质以外的杂质，从而减少了氢氟酸溶液预清洗处理凹槽的预清洗时间，减少了氢氟酸溶液腐蚀隔离结构材料的时间，防止隔离结构材料被过度刻蚀而造成漏电流变大或电连接，提高半导体器件的可靠性。
[0109]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底表面形成有栅极结构； 形成覆盖所述半导体衬底和栅极结构的掩膜层； 采用沉积工艺在所述掩膜层表面形成光刻胶保护层； 在所述光刻胶保护层表面形成图形化的光刻胶层； 以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的掩膜层和光刻胶保护层； 以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽； 去除所述图形化的光刻胶层； 去除所述光刻胶保护层； 采用外延工艺形成填充满所述凹槽的应力层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述原子层沉积工艺为热原子层沉积或等离子体增强原子层沉积。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述热原子层沉积工艺的工艺参数为:反应气体包括硅源气体和氧源气体，其中，硅源气体为Si2Cl6或二叔丁基氨基硅烷，氧源气体为H2O或03，硅源气体流量为10sccm至5000sCCm，氧源气体流量为10sccm至5000sccm，反应腔室压强为0.01托至10托，腔室温度为20度至500度。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述光刻胶保护层的材料为氧化硅。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述光刻胶保护层的厚度为0.5纳米至5纳米。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料为氮化硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽的形状为U形、方形或sigma形。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，当所述凹槽的形状为sigma形时，所述凹槽的形成步骤包括:以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述光刻胶保护层和掩膜层，刻蚀去除与栅极结构相邻的部分厚度的半导体衬底，在所述半导体衬底内形成预凹槽；对所述预凹槽进行湿法刻蚀，在半导体衬底内形成凹槽。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，在形成所述预凹槽之后，去除图形化的光刻胶层。
11.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺刻蚀去除光刻胶保护层。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成应力层之前，还包括步骤:对所述凹槽进行预清洗处理。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述预清洗处理为湿法清洗或等离子体刻蚀。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述湿法清洗的清洗液体为氢氟酸溶液；所述等离子体刻蚀的刻蚀气体为NH3和NF3。
16.根据权利要求13所述的半导体器件的形成方法，其特征在于，对所述凹槽进行预清洗处理之后，掩膜层表面的光刻胶保护层被全部去除。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用选择性外延工艺形成所述应力层。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，所述应力层的材料为 SiGe, SiGeB, SiC 或 SiCP。
19.根据权利要求18所述的半导体器件的形成方法，其特征在于，所述应力层的材料为SiGeB，选择性外延工艺的工艺参数为:反应气体包括硅源气体、锗源气体、硼源气体、HCl和H2，硅源气体为SiH4、SiH2Cl2或Si2H6，锗源气体为GeH4，硼源气体为B2H6，其中，硅源气体流量为5sccm至500sccm,锗源气体流量为5sccm至500sccm,硼源气体流量为5sccm至 500sccm, HCl 气体流量为 Isccm 至 300sccm, H2 流量为 100sccm 至 50000sccm,反应腔室压强为0.05托至50托，腔室温度为400度至900度。
20.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成的半导体器件为NMOS晶体管、PMOS晶体管或CMOS晶体管。
【专利摘要】一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；形成覆盖所述半导体衬底和栅极结构的掩膜层；采用沉积工艺在所述掩膜层表面形成光刻胶保护层；在所述光刻胶保护层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的光刻胶保护层和掩膜层；以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽；去除所述图形化的光刻胶层；去除所述光刻胶保护层；采用外延工艺形成填充满所述凹槽的应力层。本发明提高外延工艺的选择性，避免在不期望区域进行应力层材料的生长，提高半导体器件的电学性能。
【IPC分类】H01L21-306, H01L21-8238, H01L21-336, H01L21-033
【公开号】CN104701166
【申请号】CN201310652259
【发明人】何有丰
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年6月10日
【申请日】2013年12月4日