三维芯片上系统图像传感器封装的制作方法
【专利说明】三维芯片上系统图像传感器封装
[0001]相关申请
本申请要求2013年12月9日提交的美国临时申请N0.61/913,627的权益，并且其通过引用并入本文中。
技术领域
[0002]本发明涉及封装图像传感器。
【背景技术】
[0003]目前已知将具有图像传感器装置的处理器封装在堆叠式系统级封装(SIP)配置中。见例如通过引用被并入本文的美国专利6，521，881。在这样的配置中，处理器被特别设计成处理由图像传感器管芯产生的信号。图像传感器管芯经由弓I线接合和插入器连接到处理器。这个配置的一个缺点是，传感器输出信号具有相对长的传播路径(即，通过引线接合、通过插入器和通过更多的引线接合)，这减小了效率并限制了图像传感器系统的能力。传感器管芯具有基本预处理功能，例如将模拟信号转换成数字信号。然而，传感器管芯没有任何后处理能力。此外，这个配置消耗过多数量的空间一垂直地和水平地两者。
[0004]一个常规解决方案是在2D芯片上系统(SOC)配置中形成处理器和图像传感器。见例如欧洲专利1686789。在这个配置中，处理器在与图像传感器相同的管芯上形成。这个设计与SIP配置比较改进(减小)了信号传播距离，但传播距离仍然相对长。此外，通过使用SOC配置，处理器区域可能是显著受限的，因而限制了形成处理器的可用晶体管的数量(且因此限制了其处理能力和性能)。在一些情况下，只有基本图像传感器控制逻辑被集成在与传感器相同的管芯上。
[0005]另一常规解决方案是2.5D/3D封装技术，其涉及将已分开制作和完成的半导体模块/晶片安装在彼此的顶部上。这个解决方案减小了总尺寸(稍微)，并可减小传播信号距离(稍微)。然而，这个解决方案仍然要求分开制作的部件的小心集成，且只将大小和传播信号距离减小到仅仅特定程度。
[0006]很多常规移动装置依赖于移动装置的主处理器(B卩，应用处理器)来处理图像传感器信号。图像捕获和图像处理的步骤包括CMOS图像传感器捕获光信息并生成模拟信号，将模拟信息转换成原始数字数据，并将原始数字数据转移到应用处理器。应用处理器使用图像处理软件来将原始数字数据转变成数字图像。这个过程流程依赖于用于数字图像处理的应用处理器。然而，数字图像处理要求来自处理器的很多处理能力和计算能力，且很多高级计算算法由于这样的约束而并不充分地适合于移动电话平台。虽然应用处理器可具有极大的灵活性，然而折衷是应用特定处理，这意味着处理器可处理数据但不以快速和有效的方式。应用处理器也相对远离图像处理器，所以对传感器装置的任何反馈或调整被极大地延迟。应用处理器需要管理不仅图像传感器而且整个移动装置，同时处理原始图像数据。原始图像数据在大小上非常大，且转移这样的文件花费相当大的资源和极大的延迟。
[0007]一些移动装置使用与应用处理器芯片分离的3D-S0C芯片来处理图像数据。由3D-S0C芯片执行的图像捕获过程包括捕获光信息并生成模拟信号，将模拟信息转换成原始数字数据，处理原始数字数据并借助于硬件加速将它转换成数字图像，以及将经处理的数字图像转移到应用处理器。这个过程流程使能不是充分地适合于移动电话平台的高级计算算法。3D-S0C处理器是特定于数字图像处理的应用。硬件加速允许原始数据以快速和有效的方式被处理。3D-S0C芯片具有在图像传感器之下的可小于2 Mffl的集成处理器，使得信号时延被极大地减小。该配置基于原始数字数据来使能快速和高级照相机系统自校正机制，并产生用于数字图像处理的原始数字数据的最佳可能集合。应用处理器被释放以管理其它任务，改进了总移动装置性能。经处理的图像数据在大小上非常小，所以在当前移动装置中转移这样的文件数据在系统任务负荷上是可忽略不计的。因此，需要较小的、更可靠地被制作并提供较短的信号传播距离的改进的3D-S0C照相机芯片。
【发明内容】
[0008]前面提到的问题和需要由图像传感器处理，图像传感器包括第一衬底和布置在第一衬底上或中的多个光电检测器组件。光电检测器组件中的每一个光电检测器组件包括:在第二衬底上或中形成并配置成响应于接收到的光而生成模拟信号的光电检测器；在第三衬底上或中形成的转换器，其中转换器电耦合到光电检测器并包括用于将模拟信号转换成数字信号的电路；在第四衬底上或中形成的处理器，其中处理器电耦合到转换器并包括用于处理数字信号的电路。
[0009]形成图像传感器的方法包括:提供第一衬底并通过下列步骤来形成布置在第一衬底上或中的多个光电检测器组件中的每一个光电检测器组件:在第二衬底上或中形成光电检测器，其中光电检测器被配置成响应于接收到的光而生成模拟信号；在第三衬底上或中形成转换器；在第四衬底上或中形成处理器；将转换器电耦合到光电检测器，其中转换器包括用于将模拟信号转换成数字信号的电路；以及将处理器电耦合到转换器，其中处理器包括用于处理数字信号的电路。
[0010]通过回顾说明书、权利要求和附图，本发明的其它目的和特征将变得明显。
【附图说明】
[0011]图1-9是示出在制作本发明的光电检测器组件时的步骤的侧横截面视图。
[0012]图10是示出并排地被制作的光电检测器组件的侧横截面视图。
[0013]图11是光电检测器组件的4x4阵列的顶视图。
[0014]图12是安装到电路板的图像传感器芯片的侧横截面视图。
[0015]图13是在倒装芯片配置中安装到电路板的图像传感器芯片的侧横截面视图。
【具体实施方式】
[0016]本发明是光子传感器和处理器的3D-S0C集成。图1-9是示出三维芯片上系统光电检测器组件(每像素多达一个组件)的制作的侧横截面视图。制作过程通过形成处理器8开始，处理器8以提供优选地具有在从10Mm到700Mm的范围内的厚度的娃衬底10开始。杂质被注入到硅衬底顶表面内。可使用硅掺杂工艺例如扩散掺杂、离子注入和任何其它公知的掺杂工艺来执行注入。附加的杂质被选择性地注入已经掺杂的硅中以形成处理器电路元件和图案，例如隔离区12、阱区(例如P掺杂衬底或P阱14、N阱16等)、掺杂区(例如P掺杂区18、N掺杂区20)、P-N结和在用于形成处理器的领域中公知的其它半导体图案。虽然掺杂的至少一层被使用，但掺杂可在各种深度和区域处重复很多次，从而生成掺杂硅层。可使用公知的硅掺杂工艺例如扩散掺杂、离子注入和任何其它公知的工艺。掺杂图案在图1中示出并且仅作为处理器半导体装置的一般表示是示例性的。
[0017]通过使用公知的互补金属氧化物半导体(CMOS)制作工艺来完成处理器8的制作。半导体结构、金属层和介电层在硅衬底10之上形成，导致多晶硅层22、氧化物层24、扩散势垒26、栅极结构28、导电迹线30、晶体管结构32、存储器单元高速缓冲存储器、模数转换器(ADC)、总线和公知被包括在处理器单元中且不在本文进一步描述的任何其它部件。处理器的主要任务是处理图像处理相关任务，例如颜色校正、自动聚焦、像素插补、图像锐化和任何其它适当的图像处理相关任务。图2所示的结构仅仅是示例性的，且意图作为处理器形成和结构的一般表示。任何其它适当的半导体结构例如三栅极、垂直晶体管、堆叠式晶体管等可被使用，且它们的信息过程在本领域中是公知的且不在本文被进一步描述。
[0018]使用公知的互补金属氧化物半导体(CMOS)制作工艺，布线层34在处理器8之上形成。布线层34包括导电迹线36和在介电衬底40上和/或穿过介电衬底40延伸的垂直互连38。布线层34提供到处理器8的半导体和金属结构(例如晶体管、存储器单元、总线等)的电连接。优选地，在布线层的顶部上的导电迹线36保持暴露(其将用于电连接