V族材料及其合金的带结构的带设计用于实现间接带隙到直接带隙 的过渡，以用于在相同材料中实现N型和P型TFET器件。IV族材料不会遭受到低传导态密 度（conductiondensityofstate)。此外，借助设计的直接带隙，可以在相同材料中制造 的N型和P型TFET中实现高Iw和低SS。在具体实施例中，描述了无应变的和应变的基于 Ge或者基于GeSn的N型和P型TFET。
[0030] 在第一方面中，本文所描述的一个或多个实施例针对实现用于TFET中的间接-直 接带隙的过渡的方法。例如，在一个实施例中，晶圆取向和导带非抛物性效应用于在薄本体 鳍式场效应晶体管（finfet)或纳米线Ge或锗锡（GeSn)TFET的限制下增大导带gamma谷 质量。这种器件提供了作为最低导带边沿的导带ga_a谷能量，以实现直接带隙。在另一 个实施例中，Ge、GeSn或硅锗锡（SiGeSn)中的拉伸应变用于实现直接带隙。在另一个实施 例中，弛豫的GeSn或SiGeSn中的Ge与Sn的合金用于实现直接带隙。以下关联图5-11来 描述以上方法的具体实施例。
[0031] 在第二方面中，本文所描述的一个或多个实施例针对利用直接带隙的过渡的TFET 器件的结构。例如，在一个实施例中，器件基于使用了鳍式场效应晶体管或纳米线/纳米带 器件几何形状的无应变Ge或GeSn窄本体同质结TFET或无应变Ge或GeSn窄源极/沟道 结异质结构TFET。所述限制导致鳍式场效应晶体管中或宽矩形纳米带或正方形纳米线中 的在或低于大约5nm本体厚度的间接到直接的带隙的过渡。这些器件被制造为在器件表面 具有（100)、（010)或（001)取向。直接带隙材料设置为遍及整个器件或者在器件的源极/ 沟道结中。在异质结构器件的漏极/本体中，晶格匹配的直接宽带隙材料用于最小化器件 的截止状态电流（1_)。在另一个实施例中，尽管在此情况下具有窄本体以便实现直接带隙 的要求可以放宽，但是鳍式场效应晶体管或纳米线基于具有Sn含量x>6 %的无应变Gei_xSnx 同质结TFET。在图1中示出了紧接上述的器件的示例，随后是对其的描述。
[0032] 总体上，图1示出了（a)例如在或小于大约5nm尺寸鳍式场效应晶体管或正方形 纳米线/纳米带同质结的具有无应变Ge或GeSn窄本体的TFET器件的一部分100A，和（c) 例如在或小于大约5nm尺寸的具有无应变窄源极/沟道结的TFET器件的一部分100C的成 角度的视图。直接带隙材料遍及（a)中的器件，或者在（c)中的源极/沟道结中。在图1的 (b)中，示出了弛豫的5nmGe双栅极器件的主带边沿。为了以最大程度的最小本体尺寸实 现直接带隙，在相应的鳍式场效应晶体管中的限制方向是〈1〇〇> (或〈〇1〇>或〈〇〇1>)，在基 于线/带的器件中的表面取向是（100)(或（010)或（001))。在（c)中的异质结构中，即， 部分100C，晶格匹配的直接宽带隙材料用于最小化器件的漏极/本体中的。在示范性 实施例中，对于（c)中的异质结构的示例性选择是Ge窄源极/沟道结以及本体中和漏极中 的晶格匹配的弛豫的III-V族材料GaAs或Gaa5InQ.5P。在（d)中示出了（c)中的结构的带 排列的主边沿。
[0033] 更具体而言，再次参考图1，TFET器件的部分100A包括具有厚度104的无掺杂的 和无应变的Ge或GeSn窄本体102。源极（Na/Nd) 106和漏极（Nd/Na) 108区是形成于相同的 Ge或GeSn材料中的掺杂区。部分100A可以用于制造基于窄本体同质结Ge或GeSnN型或 P型TFET同质结的器件。在（b)中，提供了针对具有5nm本体尺寸的器件的带能量（eV)随 沿结构100A的距离x变化的函数关系。TFET器件的部分100C包括具有厚度154的无掺杂 的和无应变的Ge或GeSn窄本体第一部分152。还包括了晶格匹配的窄本体第二部分153， 并且晶格匹配的窄本体第二部分153可以由如上述的晶格匹配的III-V族材料制造。源极 (Na/Nd) 156区形成为具有厚度157的152的Ge或GeSn材料的掺杂区，而漏极（Nd/Na) 158 形成为晶格匹配的III-V族材料的掺杂区。部分100C可以用于制造基于Ge或GeSnN型 或P型TFET异质结的器件的窄源极/沟道结。在（d)中，提供了针对具有5nm本体尺寸的 器件的带能量（eV)随沿结构100C的距离x变化的函数关系。
[0034] 在利用直接带隙的过渡的TFET器件的结构的另一个示例中，在实施例中，TFET器 件基于平面双轴拉伸应变的Ge同质结结构，其中，Ge应变从在具有较大晶格常数的弛豫的 衬底上假晶地（pseudomorphically)生长的Ge膜获得。在具体实施例中，对于衬底的可能 的选择包括但不限于GehSnjPInxGa^As。例如，在Ir^Ga^As弛豫的的缓冲层上的双轴 拉伸Ge或GeSn的生长可以提供适合的方法。然而，在实施例中，大约12. 5%的Sn或者大 约30%的铟（In)用于在基于大约5nm本体尺寸Ge的TFET中制造直接带隙材料。在另一 个实施例中，具有小于大约6%的Sn的平面双轴拉伸应变的Gei_ySny用在同质结TFET器件 中，其中，Gei_ySny应变从在具有较大晶格常数的弛豫的衬底上假晶地生长的GehSny膜获 得。在具体的这种实施例中，对于衬底的可能性包括但不限于Ge^Sr^PInfahAs。在图 2A中示出了紧接上述的器件的示例，随后是对其的描述。
[0035] 总体上，图2A示出了根据本发明的实施例的平面双轴拉伸应变的Ge或GeSn同质 结TFET器件的一部分的成角度的视图。在一个实施例中，针对器件的应变来源于在具有较 大晶格常数的弛豫的衬底上假晶地生长的层。衬底的可能性包括但不限于具有比相应的有 源层更大的晶格常数的Gei_xSndPInxGai_xAs。更具体而言，再次参考图2A，TFET器件的部 分200A包括设置在衬底202A上的有源层204A。衬底202A是弛豫的缓冲层，所述弛豫的缓 冲层具有比有源层204A的晶格常数更大的晶格常数。具有厚度207A的无掺杂的本体206A 设置在掺杂的源极（Na/Nd)区208A与掺杂的漏极（Nd/Na)区210A之间。栅极电极212A 和栅极电介质214A叠置体形成于无掺杂的本体206A上方。在实施例中，结构200A用于制 造具有双轴拉伸应力的平面Ge或GeSnN型和P型TFET。
[0036] 在利用直接带隙的过渡的TFET器件的结构的另一个示例中，在实施例中，TFET器 件基于悬浮的纳米线或纳米带Ge同质结。在具体实施例中，TFET器件是在平面双轴拉伸 应变的Ge膜的沟道区中底切的，其中，Ge应变从在具有较大晶格常数的弛豫的衬底上假晶 地生长的Ge膜获得。衬底的可能性包括但不限于661_!^11!￡或111 !^&1_/8。在具体实施例中， 大约12. 5 %的Sn和30 %的In的浓度用于为大约5nm本体尺寸GeTFET产生直接带隙材 料。
[0037] 总体上，图2B示出了根据本发明的实施例的基于悬浮纳米线或纳米带Ge同质结 的TFET器件的一部分200B的成角度的并且局部横截的视图。在一个实施例中，通过在平 面双轴拉伸应变的Ge膜的沟道区中进行底切来制造器件。Ge应变可以从在具有较大晶 格常数的弛豫的衬底上假晶地生长的Ge膜获得。衬底的可能性包括但不限于661_!^11!￡或 InxGai_xAs。在实施例中，由于限制与应力的组合效应，这种结构实现了直接带隙。更具体 而言，再次参考图2B，TFET器件的部分200B包括设置在衬底202B上的有源层204B。衬底 202B是具有比有源层204B的晶格常数更大的晶格常数的弛豫的的宽缓冲。在区250B中 对有源层204B进行底切，以便提供设置在掺杂的源极（Na/Nd)区208B与掺杂的漏极（Nd/ Na)区210B之间的具有厚度207B的无掺杂的本体206B。形成栅极电极2