集成电路及其制造方法
【技术领域】
[0001] 本发明有关于一种集成电路技术，特别是有关于一种可以改善多晶硅电阻器之间 电阻值不匹配的问题的集成电路及其制造方法。
【背景技术】
[0002] 目前已经可以通过各种已知的技术制造出集成电路，在集成电路的制造中，形成 主动元件和被动元件在半导体基底例如硅晶圆上，然后依据需要的方式让这些元件互相连 接。
[0003] 电阻器可通过一些熟知的技术形成在半导体基底中，在一种技术中，于半导体基 底的一些区域中掺杂以η型或P型掺杂物，通过此方式可以在半导体基底中提供具有所需 电阻率的导电区域，在导电区域内的一对互相分开的位置上形成欧姆接点，并以此提供了 扩散区，以这种技术形成的电阻器称为扩散电阻器（diffused resistor)。
[0004] 在另一种技术中，于半导体基底的表面上形成绝缘层例如介电层，接着在绝缘层 上形成一层多晶硅层，在多晶硅层内掺杂以η型或p型掺杂物，这些掺杂物使得多晶硅层形 成具有所需电阻率的导电区，然后在多晶硅层上的一对互相分开的区域上形成欧姆连接， 以完成电阻器，以这种技术形成的电阻器称为多晶硅电阻器（polysilicon resistor)。
[0005] 集成电路的制造过程包括退火步骤（annealing operation)，退火步骤具有各种 作用，包括活化掺杂物，以及降低离子植入对于晶格（crystal lattice)所造成的损伤。激 光扫描退火（laser scan annealing)是一种已知的退火技术，其相较于其他的退火技术 具有许多优点，例如相较于传统的快速热退火（rapid thermal annealing)、闪光灯退火 (flash annealing)或炉内退火（furnace annealing)等技术，激光扫描退火具有更多的优 势，这些传统的退火技术主要是用于旧的工序节点（process node)例如IOOnm的节点中， 而激光扫描退火技术则开始频繁地用于先进的工序节点，例如65nm以及其以下的节点中， 然而，激光扫描退火还是有其特有的缺陷机制存在。
【发明内容】
[0006] 有鉴于此，本发明提供一种集成电路及其制造方法。
[0007] 依据本发明一实施方式，提供一种集成电路，包括：第一多晶娃区形成在一基底 上，具有第一晶粒尺寸；以及第二多晶硅区形成在该基底上，具有与该第一晶粒尺寸不同的 第二晶粒尺寸。
[0008] 依据本发明另一实施方式，提供一种集成电路，包括：第一多晶硅区，包括多个多 晶硅电阻器，具有第一晶粒尺寸，所述第一多晶硅区形成在基底上，且位于被动元件区内； 以及第二多晶硅区，包括多个多晶硅栅极，具有与所述第一晶粒尺寸不同的第二晶粒尺寸， 所述第二多晶硅区形成在所述基底上，且位于主动元件区内。
[0009] 依据本发明又一实施方式，提供一种集成电路的制造方法，包括：形成第一多晶硅 区在基底上，所述第一多晶硅区具有初始晶粒尺寸；植入第一导电型的第一掺杂物以及第 二掺杂物至所述第一多晶硅区内，在所述植入工序之后，所述第一多晶硅区具有第一晶粒 尺寸大于所述初始晶粒尺寸；以及对所述第一多晶硅区进行激光快速热退火工序。
[0010] 依据本发明又一实施方式，提供一种集成电路的制造方法，包括：形成第一多晶硅 区在基底上，包括多个多晶硅电阻器主体，其中所述多个多晶硅电阻器主体具有初始晶粒 尺寸，并且所述多个多晶硅电阻器主体围绕主动元件区；植入第一导电型的第一掺杂物以 及第二掺杂物至所述多个多晶硅电阻器主体内，在所述植入工序之后，所述多个多晶硅电 阻器主体具有第一晶粒尺寸，所述第一晶粒尺寸大于所述初始晶粒尺寸；以及以激光扫描 方向移动激光光束，对所述多个多晶硅电阻器主体进行激光快速热退火工序，其中所述激 光扫描方向垂直于所述主动元件区的第一侧边和第二侧边。
[0011] 本发明所提供的集成电路及其制造方法，可以有效地改善由激光快速热退火工序 所引发的多晶硅电阻器之间的电阻值不匹配的问题。
[0012] 对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员 来说，本发明的各目的是明显的。
【附图说明】
[0013] 图1为依据一些实施例，在激光快速热退火工序期间，集成电路的局部平面示意 图；
[0014] 图2为依据一些实施例，集成电路的局部剖面示意图，在激光快速热退火工序期 间激光光束照射多晶硅区域；以及
[0015] 图3A至3D为依据一些实施例，制造集成电路的中间阶段的局部剖面示意图。
【具体实施方式】
[0016] 以下
【发明内容】
提供一些实施例或例子来实现本发明的标的，下述元件与其排列方 式的特定例子用于简化本发明的说明，这些例子仅作为示范用，并非用于限定本发明。
[0017] 参阅图1，其为依据一些实施例，在激光快速热退火工序期间，集成电路100的局 部平面示意图。集成电路100包括主动元件和被动元件形成在半导体基底101例如娃晶圆 上，主动元件例如晶体管的多晶娃栅极141和151形成在主动元件区103内，被动元件例 如多晶硅电阻器105R、105L、105U和10?则围绕主动元件区103设置，例如多晶硅电阻器 105R、105L、105U和10?分别设置在主动元件区103的右侧、左侧、上侧和下侧。
[0018] 通过在半导体基底101上方沉积多晶硅层，然后使用微影与蚀刻工序 (photolithography and etching process)将多晶娃层图案化，以形成多晶娃电阻器主 体，对多晶硅电阻器主体掺杂以第一导电型的掺杂物，例如η型或p型的掺杂物，以形成多 晶硅电阻器105R、105L、105U和105D。在一些实施例中，对多晶硅电阻器主体进行ρ型掺杂 物的重掺杂，以形成P+型多晶硅电阻器，例如使用剂量为lE15/cm 2的硼（boron)对多晶硅 电阻器主体进行掺杂。
[0019] 使用激光快速热退火工序，即采用激光扫描退火方式可将多晶硅电阻器主体内的 掺杂物活化，以形成P+型的多晶硅电阻器105R、105L、105U和10?，激光扫描退火步骤的 进行是使用激光光束（laser beam) 110照射集成电路表面的一小区域，并以激光扫描方向 120连续在半导体基底101的全部表面上扫描照射区域。在一些实施例中，激光扫描方向 120垂直于主动元件区103的右侧边103R和左侧边103L。
[0020] 参阅图2,其为依据一些实施例，集成电路100的局部剖面示意图，其中的多晶硅 区域105在激光快速热退火工序期间被激光光束110照射。多晶硅区域105例如多晶硅电 阻器形成在半导体基底101内的介电层107上，在一些实施例中，介电层107为通过浅沟槽 隔离（shallow trench isolation ;STI)工序形成的场氧化层（field oxide layer)，因此 介电层107也可称为浅沟槽隔离（STI)结构。如图2所示，使用激光光束110以激光扫描 方向120照射多晶硅区域105,以活化在多晶硅区域105内的掺杂物。激光光束110是以 大于0度并且小于90度的角度Θ设置，此角度Θ是从垂直于半导体基底101表面的方向 开始计算，而多晶硅区域105的顶部表面则被视为水平方向，角度Θ的范围通常是从约70 度至约75度，在70度至75度范围内的角度Θ可以提高从激光光束110至多晶硅区域105 的功率转移效率。
[0021] 激光光束110以激光扫描方向120横越半导体基底101的整个顶部表面照射多晶 硅区域105,参阅图1，在激光