体衬底200上形成图形化的光刻胶层，以遮蔽位于NMOS区上的伪栅极结构201’ ；以所述图形化的光刻胶层为掩膜，蚀刻位于PMOS区上的伪栅极结构201’中的牺牲栅电极层203，直至露出高k介电层202为止，需要说明的是，当高k介电层202上形成有保护层时，所述蚀刻直至露出所述保护层为止。在本实施例中，所述对牺牲栅电极层203的蚀刻为高压下的以HBr和O2为基础蚀刻气体的干法蚀刻，其工艺参数为:压力40-80mTorr，HBr的流量50-500sccm，O2的流量2-10sccm，源功率100-2000W，偏置电压50-300V。实施所述蚀刻之后，如图2B所示，在沟槽207的与位于NMOS区上的牺牲栅电极层203相接触的侧壁上形成有蚀刻残留物层208 ;如图3B所示，在位于PMOS区上的侧壁结构204与高k介电层202相交界的地方还有牺牲栅电极层203的残留。
[0033]接着，如图2C和图3C所示，蚀刻去除所述牺牲栅电极层203的残留。在本实施例中，所述对牺牲栅电极层203的残留的蚀刻为低压下的以HBr和O2为基础蚀刻气体的干法蚀刻，其工艺参数为:压力2-10mTorr，HBr的流量50-500sccm，O2的流量2_10sccm，源功率100-2000W，偏置电压50-300V，偏置电压的脉冲频率20_150Hz，在所述脉冲波动期间，向蚀刻操作室导入所述蚀刻气体的等离子体的过程处于开启、关断的重复循环状态中，其中，所述开启状态的总时间占所述蚀刻过程的时间的10% -90%。实施所述蚀刻之后，如图2C所示，在沟槽207的与位于NMOS区上的牺牲栅电极层203相接触的侧壁上形成的蚀刻残留物层208未被去除。
[0034]接着，如图2D和图3D所示，蚀刻去除蚀刻残留物层208。在本实施例中，所述对蚀刻残留物层208的蚀刻为Siconi蚀刻，所述Siconi蚀刻以NH3和NF3为基础蚀刻气体。
[0035]至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括:在PMOS区上形成金属栅极结构，作为示例，金属栅极结构包括自下而上堆叠而成的功函数金属层和金属栅极材料层，其中，功函数金属层包括一层或多层金属或金属化合物，其构成材料为适用于PMOS器件的金属材料,包括钌、钯、钼、钨及其合金，还包括上述金属元素的碳化物、氮化物等；金属栅极材料层的材料包括钨或铝。采用原子层沉积工艺或物理气相沉积工艺形成功函数金属层，采用化学气相沉积工艺或物理气相沉积工艺形成金属栅极材料层。然后，执行化学机械研磨以研磨上述各层材料，所述研磨在露出位于NMOS区上的牺牲栅电极层203时终止。需要说明的是，在功函数金属层和金属栅极材料层之间可以采用原子层沉积工艺或物理气相沉积工艺形成自下而上堆叠而成的阻挡层和浸润层，其中，阻挡层的材料包括氮化钽或氮化钛；浸润层的材料包括钛或钛铝合金。
[0036]根据本发明，分三步实施蚀刻，去除位于PMOS区上的牺牲栅电极层203之后，形成的沟槽207的与位于NMOS区上的牺牲栅电极层203相接触的侧壁轮廓是竖直的，不会影响后续在沟槽207中实施功函数金属层的填充。
[0037]需要说明的是，对于如图2A示出的器件结构，还可以执行以下工艺次序来实现本发明提出的实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的方法，包括:采用上述分三步实施蚀刻的方法去除位于NMOS区上的牺牲栅电极层203 ;在NMOS区上形成的沟槽中形成另一金属栅极结构，作为示例，另一金属栅极结构包括自下而上堆叠而成的另一功函数金属层和另一金属栅极材料层，其中，另一功函数金属层包括一层或多层金属或金属化合物，其构成材料为适用于NMOS的金属材料，包括钛、钽、铝、锆、铪及其合金，还包括上述金属元素的碳化物、氮化物等；另一金属栅极材料层的材料包括钨或铝。采用原子层沉积工艺或物理气相沉积工艺形成另一功函数金属层，采用化学气相沉积工艺或物理气相沉积工艺形成另一金属栅极材料层。然后，执行化学机械研磨以研磨上述各层材料，所述研磨在露出位于PMOS区上的牺牲栅电极层203时终止。在另一功函数金属层和另一金属栅极材料层之间可以采用原子层沉积工艺或物理气相沉积工艺形成自下而上堆叠而成的另一阻挡层和另一浸润层，其中，另一阻挡层的材料包括氮化钽或氮化钛；另一浸润层的材料包括钛或钛招合金。
[0038]参照图4，其中示出了根据本发明示例性实施例的方法的流程图，用于简要示出整个制造工艺的流程。
[0039]在步骤401中，提供具有第一区域和第二区域的半导体衬底，在半导体衬底上形成有包括自下而上依次层叠的高k介电层、高k介电层的保护层和牺牲栅电极层的伪栅极结构，其中，第一区域为NMOS区，第二区域为PMOS区；或者第一区域为PMOS区，第二区域为NMOS 区；
[0040]在步骤402中，分三步实施蚀刻去除位于第二区域上的伪栅极结构中的牺牲栅电极层，形成沟槽；
[0041]在步骤403中，在所述沟槽中形成金属栅极结构。
[0042]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，包括: 提供具有第一区域和第二区域的半导体衬底，在所述半导体衬底上形成有包括自下而上依次层叠的高k介电层、所述高k介电层的保护层和牺牲栅电极层的伪栅极结构； 分三步实施蚀刻去除位于所述第二区域上的伪栅极结构中的牺牲栅电极层，形成沟槽； 在所述沟槽中形成金属栅极结构。
2.根据权利要求1所述的方法，其特征在于，所述分三步实施蚀刻包括:实施第一蚀亥IJ，以去除位于所述第二区域上的伪栅极结构中的牺牲栅电极层的大部分；实施第二蚀刻，以去除所述牺牲栅电极层的残留部分；实施第三蚀刻，以去除所述第一蚀刻和所述第二蚀刻所产生的蚀刻残留物层。
3.根据权利要求2所述的方法，其特征在于，所述第一蚀刻为高压下的以HBr和O2为基础蚀刻气体的干法蚀刻。
4.根据权利要求3所述的方法，其特征在于，所述第一蚀刻的工艺参数为:压力40-80mTorr, HBr 的流量 50_500sccm，O2 的流量 2-lOsccm，源功率 100-2000W，偏置电压50-300V。
5.根据权利要求2所述的方法，其特征在于，所述第二蚀刻为低压下的以HBr和O2为基础蚀刻气体的干法蚀刻。
6.根据权利要求5所述的方法，其特征在于，所述第二蚀刻的工艺参数为:压力2-1OmTorr, HBr 的流量 50_500sccm，O2 的流量 2-lOsccm，源功率 100-2000W,偏置电压50-300V，偏置电压的脉冲频率20-150HZ，在所述脉冲波动期间，向蚀刻操作室导入所述蚀刻气体的等离子体的过程处于开启、关断的重复循环状态中，其中，所述开启状态的总时间占所述蚀刻过程的时间的10% -90%。
7.根据权利要求2所述的方法，其特征在于，所述第三蚀刻为Siconi蚀刻，所述Siconi蚀刻以NH3和NF3为基础蚀刻气体。
8.根据权利要求1所述的方法，其特征在于，所述金属栅极结构包括自下而上堆叠而成的功函数金属层和金属栅极材料层。
9.根据权利要求8所述的方法，其特征在于，所述功函数金属层和所述金属栅极材料层之间还包括自下而上堆叠而成的阻挡层和浸润层。
10.根据权利要求1所述的方法，其特征在于，所述第一区域为NMOS区，所述第二区域为PMOS区；或者所述第一区域为PMOS区，所述第二区域为NMOS区。
【专利摘要】本发明提供一种半导体器件的制造方法，包括：提供具有第一区域和第二区域的半导体衬底，在半导体衬底上形成有包括自下而上依次层叠的高k介电层、高k介电层的保护层和牺牲栅电极层的伪栅极结构，其中，第一区域为NMOS区，第二区域为PMOS区；或者第一区域为PMOS区，第二区域为NMOS区；分三步实施蚀刻去除位于第二区域上的伪栅极结构中的牺牲栅电极层，形成沟槽；在所述沟槽中形成金属栅极结构。根据本发明，分三步实施蚀刻，去除位于第二区域上的牺牲栅电极层之后，形成的所述沟槽的与位于第一区域上的牺牲栅电极层相接触的侧壁轮廓是竖直的，不会影响后续在所述沟槽中实施功函数金属层的填充。
【IPC分类】H01L21-8238
【公开号】CN104766822
【申请号】CN201410005283
【发明人】韩秋华, 李凤莲
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月8日
【申请日】2014年1月6日