述第一电极平行地相对的第二电极；向上述第一电极与上述第二电极之间的上述处理空间供给希望的上述处理气体的处理气体供给部；和在上述第一电极和上述第二电极的至少一方上施加第一高频的第一高频供电部，该等离子体处理方法的特征在于，在上述被处理体的处理中，在上述处理容器内生成上述处理气体的等离子体的状态和实质上不生成等离子体的状态以规定的周期交替地被重复。
[0025]在上述方法中，在被处理体的处理中，处理气体的等离子体生成状态和等离子体非生成状态(不生成等离子体的状态)以规定周期交替重复，因此，与持续生成等离子体的通常的等离子体处理相比，连续生成等离子体的时间确实变短。因此，从等离子体一次流入被处理体的电荷的量、或电荷在被处理体的表面部累积的量减少，从而难以发生充电损伤，能够实现稳定的等离子体处理，提高等离子体工艺的可靠性。
[0026]根据本发明的第四观点中的等离子体处理方法的一种优选方式，上述等离子体生成状态的持续时间可以在每一周期为2 μ sec?100 μ sec，也可以进而优选为2 μ sec?50 μ sec。另外，上述等离子体非生成状态的持续时间可以在每一周期为2 μ sec以上。
[0027]根据本发明的第三和第四观点中的等离子体处理方法的一种优选方式，上述第一高频的频率可以是30?300MHz。另外，上述第一高频供电部可以向上述第一电极施加上述第一高频。另外，上述等离子体处理装置也可以包括向上述第一电极和上述第二电极的至少一方施加用于将上述等离子体中的离子引入上述被处理体的第二高频的第二高频供电部。进一步，上述第二高频供电部可以对上述第一电极施加上述第二高频。
[0028]另外，本发明的第五观点中的存储介质，存储有用于控制等离子体处理装置的在计算机上运行的控制程序，该等离子体处理装置包括:能够真空排气的处理容器；在上述处理容器内载置被处理体的第一电极；在上述处理容器内与上述第一电极平行地相对的第二电极；向上述第一电极与上述第二电极之间的处理空间供给希望的处理气体的处理气体供给部；和在上述第一电极和上述第二电极的至少一方上施加生成上述处理气体的等离子体用的第一高频的第一高频供电部，该存储介质的特征在于，上述控制程序以在执行时进行本发明的第三和第四观点中的等离子体处理方法的方式使计算机控制上述等离子体处理装置。
[0029]根据本发明的等离子体处理装置、等离子体处理方法、和具有执行该等离子体处理方法的控制程序的存储介质，通过上述结构和作用，能够有效地防止充电损伤的发生，实现等离子体工艺的稳定性和可靠性的提高，并且能够实现等离子体处理的面内均匀性的提尚O
【附图说明】
[0030]图1是表示本发明的一实施方式的等离子体处理装置的结构的纵截面图。
[0031]图2是表示脉冲等离子体的时间一高频功率特性的图。
[0032]图3是表示图2中的脉冲等离子体的第一高频的波形的图。
[0033]图4是表示等离子体生成期间A、等离子体非生成期间B的最佳范围的图。
[0034]图5是表示对充电损伤耐性进行试验的元件结构的示意图。
[0035]图6是比较并表示现有技术(比较例)与本发明的充电损伤的发生频率的图。
[0036]图7是比较并表示现有技术(比较例)与本发明的充电损伤的发生频率的图。
[0037]符号说明
[0038]10腔室(处理容器)
[0039]12基座(下部电极)
[0040]28排气装置
[0041]32第一高频电源
[0042]34第一匹配器
[0043]36供电棒
[0044]38喷淋头(上部电极)
[0045]62处理气体供给部
[0046]68控制部
[0047]70第二高频电源
[0048]72第二匹配器
【具体实施方式】
[0049]以下参照附图对本发明的优选实施方式进行说明。
[0050]图1表示本发明的一实施方式的等离子体处理装置的结构。该等离子体处理装置构成为RF下部双频施加方式的电容耦合型(平行平板型)等离子体蚀刻装置，具有例如由铝或不锈钢等金属制造的圆筒型腔室(处理容器)10。腔室10被保护接地。
[0051]在腔室10内，设置有载置作为被处理体(被处理基板)的例如半导体晶片W的圆板状的下部电极或基座12。该基座12，例如由铝构成，隔着绝缘性的筒状保持部14被支承在从腔室10的底部向垂直上方延伸的筒状支承部16上。筒状保持部14的上面配置有环状包围基座12的上面的例如由石英、硅构成的聚焦环18。
[0052]腔室10的侧壁与筒状支承部16之间形成有排气通路20，该排气通路20的入口或中间安装有环状的挡板22，并且在底部设置有排气口 24。该排气口 24通过排气管26与排气装置28连接。排气装置28具有真空泵，能够使腔室10内的处理空间减压到规定的真空度。腔室10的侧壁上安装有开关半导体晶片W的搬入搬出口的闸阀30。
[0053]等离子体生成用的第一高频电源32通过第一匹配器34和供电棒36与基座12电连接。该第一高频电源32在下部电极即基座12上施加规定的频率例如10MHz的第一高频。另外，腔室10的顶部设置有后述的喷淋头38，作为接地电位的上部电极。从而，来自第一高频电源32的第一高频被电容性地施加在基座12与喷淋头38之间。
[0054]另外，引入离子用的第二高频电源70通过第二匹配器72和供电棒36与基座12电连接。该第二高频电源70在基座12上施加规定的频率例如3.2MHz的第二高频。
[0055]基座12的上面设置有用于以静电吸附力保持半导体晶片W的静电卡盘40。该静电卡盘40在一对绝缘膜40b、40c之间夹持由导电膜构成的电极40a，直流电源42通过开关43与电极40a电连接。通过来自直流电源42的直流电压，能够用库仑力使半导体晶片W被吸附保持在卡盘上。
[0056]在基座12的内部，设置有例如在圆周方向延伸的致冷剂室44。由冷却单元46通过配管48、50向该致冷剂室44循环供给规定温度的致冷剂例如冷却水。利用致冷剂的温度，能够控制静电卡盘40上的半导体晶片W的处理温度。进一步，来自传热气体供给部52的传热气体例如He气，通过气体供给线54被供给至静电卡盘40的上面与半导体晶片W的背面之间。
[0057]顶部的喷淋头38包括具有多个气体通气孔56a的下面的电极板56，和能够装卸地支承该电极板56的电极支承体58。在电极支承体58的内部设置有缓冲室60，来自处理气体供给部62的气体供给配管64与该缓冲室60的气体导入口 60a连接。
[0058]在腔室10的周围，配置有以环状或同心状延伸的磁铁66。在腔室10内，在喷淋头38与基座12之间的空间中，利用第一高频电源32形成铅直方向的RF电场。通过第一高频的放电，能够在基座12的表面附近生成高密度的等离子体。
[0059]控制部68控制该等离子体蚀刻装置内的各部，例如排气装置28、第一高频电源32、第一匹配器34、静电卡盘用的开关43、冷却单元46、传热气体供给部52、处理气体供给部62、第二高频电源70和第二匹配器72等的动作，与主计算机(未图示)等连接。
[0060]在该等离子体蚀刻装置中，为了进行蚀刻，首先使闸阀30为打开状态，将作为加工对象的半导体晶片W搬入腔室10内，并载置在静电卡盘40上。然后，通过处理气体供给部62将蚀刻气体(一般为混合气体)按规定的流量和流量比导入腔室10内，通过排气装置28使腔室10内的压力为设定值。进一步，通过第一高频电源32以规定的功率向基座12供给第一高频，同时从第二高频电源70也以规定的功率向基座12供给第二高频。另外，通过直流电源42向静电卡盘40的电极40a施加直流电压，将半导体晶片W固定在静电卡盘40上。由喷淋头38喷出的蚀刻气体在两电极12、38之间通过第一高频的放电而等离子体化，通过由该等离子体生成的自由基、离子对半导体晶片W的主面进行蚀刻。
[0061]该等离子体蚀刻装置中，从第一高频电源32对基座(下部电极)12施加比现有技术高的频域(30MHz以上)的第一高频，由此，能够使等离子体在优选的离解状态下高密度化，即使在更低压的条件下也能够形成高密度等离子体。
[0062]如果使等离子体密度提高，会发生低离子能量化，即半导体晶片W上的鞘电位变小(低偏压化)，因为这样的低偏压化与现有相比更进一步，所以充电损伤(绝缘破坏)的影响变得无法忽视。充电损伤在从等离子体流入半导体晶片W(栅电极)的电荷量超过一定的阈值时发生。该流入电荷量与晶片W面内的鞘电位的相对差异相关联。
[0063]现有的使用较低的频率的等离子体蚀刻装置中，鞘电位较大，为数百伏特，所以即使等离子体中的电位(等离子体电位)发生面内不均匀，鞘电位的变化在晶片面内也相对较小，流入半导体晶片W的栅电极的电荷量不会超过阈值。
[0064]但是，如本实施方式所示的高密度等离子体中，鞘电位较小，为数十伏特左右，所以在等离子体电位发生面内不均匀时，鞘电位的变化相对较大，容易导致大量的电子向栅电极流入，容易产生依赖于基板表面连续暴露在等离子体中的时间的长度的充电损伤。
[0065]另外，在等离子体工艺中，与等离子体电位的面内不均匀性或电路图案的形状相关联，会由局部的离子和电子的平衡破坏而导致在基板上的绝缘膜(例如栅极氧化膜