一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种通过蚀刻形成腔室的方法。
【背景技术】
[0002]在制作腔室绝缘体上硅衬底、压力传感器和微电子机械系统的过程中，形成的腔室均位于无定型碳中，这是因为无定型碳可以与氧气发生化学反应而形成易挥发的二氧化碳的缘故。
[0003]对于现有技术而言，通过蚀刻在无定型碳中形成腔室包括以下步骤:首先，如图1A所示，在半导体衬底100上依次形成无定型碳层101、硬掩膜层102和具有腔室图案104的光刻胶层103 ;接着，如图1B所示，以光刻胶层103为掩膜，实施以CHF3、CF4和Ar为基础蚀刻气体的第一蚀刻以蚀刻硬掩膜层102，露出下方的无定型碳层101 ;接着，如图1C所示，以经过所述第一蚀刻的硬掩膜层102为掩膜，实施以O2和Ar或者02、Ar、N2和CO为基础蚀刻气体的第二蚀刻以蚀刻无定型碳层101,露出下方的半导体衬底100,在无定型碳层101中形成腔室105，而后实施湿法清洗，以去除前述蚀刻过程所产生的蚀刻副产物(以聚合物为主)。由于无定型碳层101的厚度通常超过20000埃，硬掩膜层102的厚度通常为2000-5000埃，因此，蚀刻硬掩膜层102和无定型碳层101时所产生的蚀刻副产物很难通过常规的湿法清洗工艺加以去除，进而造成最终形成的具有腔室105的半导体器件的性能的下降。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上依次形成无定型碳层、硬掩膜层、牺牲材料层和具有腔室图案的光刻胶层；以所述光刻胶层为掩膜，实施第一蚀刻以蚀刻所述牺牲材料层，直至露出所述硬掩膜层；以所述光刻胶层和经过所述第一蚀刻的牺牲材料层为掩膜，实施第二蚀刻以蚀刻所述硬掩膜层，直至露出所述无定型碳层；对所述光刻胶层实施固化处理；以经过所述第一蚀刻的牺牲材料层和经过所述第二蚀刻的硬掩膜层为掩膜，实施第三蚀刻以蚀刻所述无定型碳层，直至露出所述半导体衬底，以在所述无定型碳层中形成腔室，同时一并去除所述光刻胶层；对所述半导体衬底依次实施干法清洗和湿法清洗；实施第四蚀刻，以去除所述牺牲材料层和残留在所述牺牲材料层的表面上的由前述蚀刻所产生的蚀刻副产物。
[0006]进一步，所述硬掩膜层的厚度为300-500埃，所述牺牲材料层的厚度为1000-2000埃。
[0007]进一步，所述第一蚀刻以Cl2、HBr, CF4和O2为基础蚀刻气体。
[0008]进一步，所述第二蚀刻以CHF3、CF4和Ar为基础蚀刻气体.
[0009]进一步，所述固化处理采用的处理气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
[0010]进一步，所述固化处理采用范围为200-350W的低源功率，以确保后续实施所述第三蚀刻时产生的蚀刻副产物不影响形成的所述腔室的侧壁轮廓，避免所述蚀刻副产物进入所述光刻胶层而影响所述第三蚀刻对所述光刻胶层的去除效果。
[0011]进一步，所述第三蚀刻以O2和Ar为基础蚀刻气体，采用范围为250-400W的高偏置功率来增大离子能量以减少所述第三蚀刻所产生的蚀刻副产物的残留。
[0012]进一步，所述干法清洗采用的清洗气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
[0013]进一步，所述干法清洗采用范围为200-350W的低源功率，以去除所述第三蚀刻所产生的蚀刻副产物的一部分。
[0014]进一步，所述湿法清洗采用的清洗剂为BOE溶液，以去除所述第三蚀刻所产生的蚀刻副产物的其余部分。
[0015]进一步,所述第四蚀刻为湿法蚀刻,采用的腐蚀液为热双氧水,温度为80-100°C。
[0016]进一步，所述牺牲材料层的构成材料为锗。
[0017]根据本发明，通过对所述光刻胶层实施固化处理以及在形成所述腔室之后实施干法清洗来减少所述蚀刻副产物的产生量，通过形成所述牺牲材料层来降低所述硬掩膜层和光刻胶层的厚度，从而进一步减少所述蚀刻副产物的产生量。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0019]附图中:
[0020]图1A-图1C为根据现有的形成腔室的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0021]图2A-图2E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0022]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0023]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0024]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的通过蚀刻形成腔室的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0025]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0026][示例性实施例]
[0027]下面，参照图2A-图2E和图3来描述根据本发明示例性实施例的方法通过蚀刻形成腔室的详细步骤。
[0028]参照图2A-图2E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0029]首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI )、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0030]接下来，在半导体衬底200上依次形成无定型碳层201、硬掩膜层202、牺牲材料层203和具有腔室图案205的光刻胶层204。在本实施例中，采用沉积工艺形成无定型碳层201、硬掩膜层202和牺牲材料层203，所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD )、物理气相沉积(PVD )、原子层沉积(ALD )和分子束外延(MBE )中的一种；采用旋涂、曝光、显影等工艺形成光刻胶层204 ;无定型碳层201的厚度大于等于20000埃，硬掩膜层202的厚度为300-500埃，其构成材料优选TEOS (正硅酸乙酯)，牺牲材料层203的厚度为1000-2000埃，其构成材料优选锗。本发明引入牺牲材料层203可以降低硬掩膜层202和光刻胶层204的厚度，从而在后续实施蚀刻时减少蚀刻副产物SiFxOy的产生量。
[0031]接着，如图2B所示，以光刻胶层204为掩膜，实施第一蚀刻以蚀刻牺牲材料层203，直至露出硬掩膜层202。在本实施例中，所述第一蚀刻以Cl2、HBr、CFjP O2为基础蚀刻气体，其中，Cl2 的流量为 100-150sccm，优选 120sccm ；HBr 的流量为 100_150sccm，优选 120sccm ；CF4的流量为5-10sccm,优选8sccm ；02的流量为3_5sccm,优选4sccm。所述第一蚀刻的压力为8-12mTorr，优选1mTorr ;源功率为400-600W，优选500W ;偏置功率为40-80W，优选60W。
[0032]接着，如图2C所示，以光刻胶层204和经过所述第一蚀刻的牺牲材料层203为掩膜，实施第二蚀刻以蚀刻硬掩膜层202，直至露出无定型碳层201。在本实施例中，所述第二蚀刻以CHF3XF4和Ar为基础蚀刻气体，其中，CHF3的流量为8-12sccm，优选1sccm ；CF4的流量为40_80sccm,优选5