半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种搭载有功率半导体芯片的半导体装置。
【背景技术】
[0002]例如，在构成电力变换装置的变换器中使用功率半导体模块。
[0003]作为现有的半导体装置，提出了例如图15所示的半导体装置。
[0004]该现有的半导体装置，例如举出了二合一的半导体模块100作为例子。
[0005]该半导体模块100是在散热用的金属基板101上，通过焊料103接合有带导体图案的绝缘基板(陶瓷绝缘基板)102。带导体图案的绝缘基板102具有陶瓷基板102a，由在该陶瓷基板102a的正面所粘合的导体图案102b，和在陶瓷基板102a的背面所粘合的背面导电膜102c构成。
[0006]在带导体图案的绝缘基板102的导体图案102b上，隔着焊料105安装有半导体芯片(半导体功率芯片)104。
[0007]并且，金属基板101、带导体图案的绝缘基板102以及半导体芯片104被配置在下端开放的箱形的树脂壳体106内，并通过在该树脂壳体106内注入树脂密封材料而被固定。其中，107是焊接在导体图案102b的构成外部导出端子的金属棒端子，108是指连接半导体芯片104彼此、和/或连接半导体芯片104和导体图案102b之间的键合线。
[0008]作为其他的现有例，还提出了以下的半导体装置。通过在带导体图案的绝缘基板上配置半导体芯片，在半导体芯片和/或导体图案固定有在印刷基板所固定的多个柱电极，在印刷基板的正面和背面形成金属箔，以确保散热性能，从而防止由热膨胀等引起的变形，并具有高可靠性、良好的工作特性，且具有高生产性(例如，参考专利文献I)。
[0009]另外，还提出了以下的功率半导体模块。针对由功率半导体装置(IGBT)和与之反向并联连接的二极管(FWD)的串联电路构成的功率半导体模块，分别以板状形成与第一电源电位输出电极等连接的电极棒、与附加电极等连接的电极棒、和与第二电源电位输出电极等连接的电极棒，通过在它们之间夹设有绝缘物而使它们邻近配置，从而使功率半导体模块内部的电感值几乎为零(例如，参考专利文献2)。
[0010]另外，还提出了以下的功率半导体装置。以覆盖该底面基板的边沿部的上方的方式在底部基板的上部配置矩形环状的布线基板，使主集电极端子以及主发射极端子通过该布线基板的中央部的开口部并从树脂壳体的开口部突出，控制发射极衬垫以及栅极衬垫经由均等长度的引线与控制发射极以及栅电极电连接(例如，参考专利文献3)。
[0011]另外，还提出了以下的半导体装置。具备密封半导体芯片的半导体装置用单元、布线基板以及螺栓固定单元，通过弹性粘接剂至少固定半导体装置用单元和螺栓固定单元，半导体装置用单元由铜块、带导体图案的绝缘基板、IGBT芯片、二极管芯片、集电极端子引脚、固定有植入引脚的印刷基板、发射极端子引脚、控制端子引脚、集电极端子引脚以及将这些部件密封的树脂壳体构成(例如，参考专利文献4)。
[0012]另外，还提出了以下的功率半导体模块。至少具备搭载功率半导体芯片的具有铜板和绝缘板的绝缘基板、与功率半导体芯片连接的带引脚的印刷基板、与铜板连接的连接端子以及将绝缘基板和带引脚的印刷基板密封到内部的立方体的树脂密封材料，在树脂密封材料的两侧部分沿着树脂密封材料的边缘将发射极侧连接端子、集电极侧连接端子、输出端子配置成一列，栅极端子以及发射信号用端子沿着一侧的长度方向的端部的边沿配置成一列(例如，参考专利文献5)。
[0013]现有技术文献
[0014]专利文献
[0015]专利文献1:日本特开2009-64852号公报
[0016]专利文献2:日本特开2004-214452号公报
[0017]专利文献3:日本特开2010-118699号公报
[0018]专利文献4:日本特开2011-142124号公报
[0019]专利文献5:日本特开2012-119618号公报
【发明内容】
[0020]技术问题
[0021]然而，在上述图12所记载的现有例的情况下，存在如下未解决的问题，即，由于需要布置细的键合线，因此使得为了对应高速开关动作而降低电感变得困难，并且由于外部连接端子焊接于导体图案，而无法正确进行外部连接端子的安装。另外，由于布置与键合线连接的引线的图案需要配置在绝缘基板上，因此难以实现小型化，并且不利于生产组装，构造复杂，散热性能也降低。
[0022]另外，在专利文件I所记载的现有例中，由于使用了比键合线短且横截面积大的柱电极(引脚)，因此能够降低电感，而且，由于能够对绝缘基板和印刷基板以两层构造的形式进行布线，因此能够实现小型化。然而，由于没有考虑到降低印刷基板以及绝缘基板间的布线电感，现有的方案不足以使以SiC等为代表的高速开关元件的能力充分发挥。并且，作为低价地形成模块的方法，虽然能够举出使用传递模塑法等的实型模塑，但专利文献I所公开的形状，未必适合模塑成型。
[0023]另外，在专利文件2所记载的现有例中，堆叠电流通路能够使布线电感几乎为零，是大幅度降低互感的有效的方法，但实际的半导体封装有各种形状上的要求，特别是，已知在为了与印刷基板连接而使外部端子成为引脚状并向上方伸出等的情况下，存在不能将正极侧以及负极侧的电源布线做成叠层结构的部位，即使在叠层部位，也只有电流方向完全相反的部位，互感能够为“0”，所以只依赖于该方法比较困难。并且，小型的半导体芯片采用Imm以下宽度的衬垫的情况较多，难以在使母线叠层化的同时，还将多个芯片机械地接合。当为小型芯片时，不得不采用引线键合和/或专利文献I所记载的柱电极。特别是SiC等，众所周知，由于晶片缺陷密度的关系，多为小型芯片。
[0024]另外，一般来说，由于模块尺寸越小，布线越细，叠层等的操作也变得困难，所以电感增加的情况较多。
[0025]另外，在专利文件3所记载的现有例中，对于主集电极端子以及主发射极端子，隔着主集电极基板以及主发射极基板配置于底面基板，控制发射极衬垫以及栅极衬垫经由引线而与IGBT元件连接，并且经由控制发射极接续端子以及栅极接续端子与布线基板连接，而与该布线基板所设置的控制发射极以及栅极电极进行电连接。因此，存在以下未解决的问题，即，外部连接端子的连接构造复杂，不利于组装和生产。
[0026]另外，在专利文件4所记载的现有例中，存在以下未解决的问题，S卩，集电极端子引脚与绝缘基板的第二铜块通过焊接连接，发射极端子引脚以及控制端子引脚与印刷基板连接，不能容易地进行外部连接端子的配置以及连接，而不利于组装和生产。
[0027]同样的，在专利文件5所记载的现有例中，存在以下未解决的问题，S卩，集电极侧连接端子以及发射极侧连接端子固定在绝缘基板的不同的第一铜板，栅极端子以及发射极信号用端子固定在印刷基板，不能容易地进行外部连接端子的配置以及连接，而不利于组装和生产。
[0028]因此，本发明着眼于上述现有例的未解决的问题，目的在于提供小型，并且能够具有应对高速开关运行的低电感的半导体装置。
[0029]技术方案
[0030]为了达到上述目的，本发明所涉及的半导体装置的第一形态为，具备:多个导电图案部件，分别安装有一个或多个功率半导体芯片；和印刷基板，在与该导电图案部件对置的面，配置有与上述功率半导体芯片连接的芯片用棒状导电连接部件以及与上述导电图案部件连接的图案用棒状导电连接部件。并且，上述导电图案部件由窄幅部和宽幅部形成，至少有一个导电图案部件的窄幅部和上述印刷基板通过上述图案用棒状导电连接部件连接，在上述导电图案部件和通过上述芯片用棒状导电连接部件与上述印刷基板连接的上述功率半导体芯片之间，形成电流通路。
[0031]另外，本发明所涉及的半导体装置的第二形态为，配置上述印刷基板的布线图案，以使在上述导电图案部件中流过的电流的变化率和在与该导电图案部件对置的上述印刷基板中流过的电流的变化率的符号为正负相反的符号。
[0032]另外，本发明所涉及的半导体装置的第三形态为，还具有形成于上述窄幅部的外侦U，并连接外部连接端子的端子连接图案部件。
[0033]另外，本发明所涉及的半导体装置的第四形态为，上述导电图案部件由厚度为
0.5mm以上且为1.5mm以下的铜图案构成。
[0034]另外，本发明所涉及的半导体装置的第五形态为，上述端子连接图案部件由厚度为能够保持上述外部连接端子的为0.5mm以上的铜图案构成。
[0035]另外，本发明所涉及的半导体装置的第六形态为，上述多个导电图案部件配置在单独的绝缘基板上。
[0036]另外，本发明所涉及的半导体装置的第七形态为，上述多个导电图案部件配置在同一绝缘基板上。
[0037]另外，本发明所涉及的半导体装置的第八形态为，上述绝缘基板在与形成有上述导电图案部件的面的相反侧形成有散热用导热图案部件，该散热用导热图案部件的数量设定为与上述导电图案部件的数量相同，或者比上述导电图案部件的数量少。
[0038]另外，本发明所涉及的半导体装置的第九形态为，上述印刷基板在正面以及背面形成主电路布线图案，并且使两主电路布线图案为相同电位。
[0039]另外，本发明所涉及的半导体装置的第十形态为，具备密封部件，将上述导电图案部件和上述印刷基板密封在上述密封部件的内部，上述外部连接端子从上述密封部件朝同一方向突出，并且在密封部件的长度方向上整列配置。
[0040]另外，本发明所涉及的半导体装置的第十一形态为，上述功率半导体芯片由具有栅电极和电流检测用的辅助电极的电压控制型半导体元件构成，在上述印刷基板形成