串联esd保护电路的制作方法
【技术领域】
[0001]本发明的实施例涉及静电放电(ESD)保护电路的串联元件。该电路的优选实施例旨在使用在集成电路的输入端子、输出端子、输入-输出端子或电源端子处。
【背景技术】
[0002]参考图1A，这是由Yu在编号为6，472，286的美国专利所公开的现有技术的ESD保护电路。图1A的电路是如第3栏31行到第4栏8行所描述的多指NPN双极晶体管。该电路被制造在具有重掺杂N+层12的P型衬底10上。N型层14被形成在层12上方。P型基极区24被形成在衬底10的表面处并且被连接到P+区22。N+发射区26被形成在基极区24中。深N+区16被连接至N+层12并且用作集电极表面接触。针对对应的集电极区，基极区和发射极区的表面接触18、20和28被形成在衬底10的表面上方。
[0003]图1B公开了如图1A (第I栏31-61行)所示的双极NPN晶体管的典型的电流-电压特征。波形示出与相对NPN发射极被施加到NPN集电极的增加的正电压的感兴趣的3个点。第一个点是初始的集电极-基极击穿电压BVcbo，其可以被称为集电极-基极雪崩阈值、第一击穿、或Vtl、Itl。第二点是BVceo，其还可以被称为急变电压(snapback voltage) ο第三点是Vt2、It2，其是NPN雪崩传导和第二击穿之间的临界点。
[0004]存在关于图1A的电路和图1B的相关的电流-电压特征的若干问题。首先，BVcbo大约是18V并且可能超过ESD保护电路所保护的现代集成电路的损坏阈值(Vdam)。其次，BVceo大约是8V并且可能小于ESD保护电路所保护的集成电路的运行电压，从而在ESD事件后引起电气过载(EOS)。最后，图1A的深N+集电极接触区16必须与P+基极接触区22分离以避免雪崩传导，并且从而提供用于集成电路的随后高温处理步骤中的横向扩散的足够区域。本发明的各个实施例旨在解决这些问题和其他问题，并且改进ESD保护电路的操作，而不增加处理的复杂度。
【发明内容】
[0005]在本发明优选的实施例中，公开了用于集成电路的静电放电(ESD)保护电路。ESD保护电路被形成在具有第一导电型的衬底上。具有第二导电型的埋层被形成在衬底的表面以下。第一和第二端子被形成在衬底的表面处。第一 ESD保护器件具有第一端子和埋层之间的第一电流通路。第二 ESD保护器件具有与第一电流通路串联的并且在第二端子和埋层之间的第二电流通路。
【附图说明】
[0006]图1A是现有技术的静电放电(ESD)保护电路的电路图；
[0007]图1B是如图1A所示的双极NPN ESD保护晶体管的电流-电压(IV)特征；
[0008]图2A是本发明的ESD保护电路的第一实施例的截面图；
[0009]图2B是本发明的ESD保护电路的第二实施例的截面图；
[0010]图2C是图2k的ESD保护电路的原理图；
[0011 ] 图2D是图2A的ESD保护电路的传输线脉冲(TLP)波形；
[0012]图3是示出寄生半导体可控整流器(SCR)的图2A的ESD保护电路的截面图；
[0013]图4A和4B是本发明的ESD保护电路的第三实施例的相应的截面图和原理图；
[0014]图5A和5B是本发明的ESD保护电路的第四实施例的相应的截面图和原理图；以及
[0015]图6A和6B是本发明的ESD保护电路的第五实施例的相应的截面图和原理图。
【具体实施方式】
[0016]本发明的优选实施例提供了超越现有技术的静电放电(ESD)保护电路的显著的优点，这将通过下面的详细描述变得明显。
[0017]参考图2A，这是本发明的ESD保护电路的第一实施例的截面图。图2C是图2A的电路的原理图并且示出了由ESD保护电路保护的电路242。受保护的电路242可以是双极电路或双极金属氧化物半导体(BiCMOS)集成电路中具有双极、N沟道晶体管和P沟道晶体管的电路。在此以及在接下来的讨论中，相同的标号用于基本指示相同的特征。保护电路被形成在P型衬底(P-EPI)上，其中N型埋层(NBL) 240被形成在衬底的表面以下。NBL 240优选为相对低阻抗的埋层。第一 N+区206被连接至端子200，其可以是输入端子、输出端子、输入-输出端子或电源端子。在优选的实施例中，由浅沟槽隔离区(STI)在表面处将N+区与其他的有源区分离。然而，有源区还可以通过本领域已知的硅的局部氧化(LOCOS)而被分离。N+区206被电连接至浅N阱(SNW) 224并且用作NPN双极晶体管232的集电极。NPN晶体管232包括用作基极的P-EPI层以及用作发射极的NBL 240?因此，NPN晶体管232具有N+区206和NBL 240之间的电流通路。二极管226被形成在SNW 224和浅P阱(SPW) 228之间并且具有由SNW 224和SPW 228之间的空间基本确定的雪崩阈值。雪崩阈值被有利地设计为小于NPN晶体管232的集电极-基极、开路发射极的击穿电压(BVcbo)。寄生电阻230将二极管228的阳极耦合至NPN晶体管232的基极。P型埋层234是可选的，其通过虚线指示并且可以被包含以抑制NPN晶体管232的集电极-发射极穿通。
[0018]图2A的保护电路进一步包括连接到端子202的第二 N+区204，端子202可以是输入端子、输出端子、输入-输出端子或电源端子。浅P阱(SPW) 218被形成在N+区204下方并且与P-EPI层一起用作NPN双极晶体管216的基极。在此以及在本发明接下来的实施例中，应该理解的是，当P-EPI浓度合适时，SPW 218可以被省略。此外，还可以由浅N阱(SNW)来替换SPW 218以使发射极204加深，从而阻止电流丝(filament)在ESD事件期间形成。NPN晶体管216包括用作发射极的N+区204和用作集电极的NBL 240。因此，NPN晶体管216具有与NPN晶体管232的电流通路串联的、在N+区204和NBL 240之间的电流通路。二极管210被形成在SNW 208和SPW 218之间并且具有由SNW 208和SPW 218之间的空间基本确定的雪崩阈值。该雪崩阈值被有利地设计为小于NPN晶体管216的BVcbo。寄生电阻器212通过DNWELL 220将二极管210的阴极耦合到NPN晶体管216的集电极。如虚线所示，P型埋层214是可选的并且可以被包含以抑制NPN晶体管216的集电极-发射极穿通。深N阱(DNWELL)区220被形成在STI和NBL 240之间，以将NPN晶体管216的基极与NPN晶体管232的基极电隔离。
[0019]现在将参考图2D的传输线脉冲(TLP)波形来描述图2A和2C的ESD保护电路的操作。图2D示出具有一正电压的针对10ns和500ns脉冲宽度两者的被测量的TLP波形，该正电压对应于端子200相对于端子202处的正电压。在通常的电路操作期间，NPN晶体管232和216两者都是截止的(off)，因为它们没有接收基极电流。随着电压V+变得更加越来越正向并且超过了二极管226的雪崩阈值，电流流过电阻器230并且进入到NPN晶体管232的基极。然而，NPN晶体管216仍然是截止的。电压V+持续增加直到端子240处的电压超过二极管210的雪崩阈值为止。当电压V+相对于电压V-大约是2个基极-发射极压降加上二极管226和210的反向偏置雪崩阈值或大约是37V时，这种情况会出现。NPN晶体管232和216随后进入急变(snapback)传导并且TLP电压减少至大约36V。随着电压V+变得越来越正，10ns和500ns TLP波形两者呈现出了与串联电流通路的电阻和寄生电流电阻相对应的正斜率。ESD保护电路在TLP电压V+相对于电压V-为负时以类似的方式起作用，除了二极管226和210两者被正向偏置之外。因此，NPN晶体管232和216的传导发生在更低的电压处。
[0020]图2A的ESD保护电路提供了若干超过现有技术的电路的显著的优点。首先，由Yu公开的深集电极注入16 (图1A)是不必要的。端子200和202之间的电流通路通过经由中间的NBL 240串联连接的NPN晶体管232和216来完成。这消除了对深集电极注入工艺步骤的需求并且显著地减少了所需的用于ESD保护电路的面积，这是由于其他的半导体区域不与深集电极注入隔开，并且不必相应地允许横向扩散。其次，NBL 240的有限电阻241在ESD事件期间阻止了电流丝的形成并且防止局部热击穿。第三，二极管226和210将ESD保护电路的触发电压设置为稍微高于串联的NPN晶体管232和216的急变电压。这有利地保证了在ESD事件期间的最大V+电压将不会超过受保护的电路242的损坏阈值(Vdam)。通过SNW 224和SPW 228之间的空间来设置二极管226的雪崩阈值。同样地，二极管210的雪崩阈值通过SNW 208和SPW 218之间的空间来设置。第四，NPN晶体管232和216的各自的急变电压是相加性的，因此ESD保护电路的急变电压或保持电压大于受保护的电路242的操作电压。这保证了在正常电路操作期间的ESD事件将不会由于ESD事件之后的高电平的电源电流而引起电气过载(EOS)。最后，SNW 208和SPW218之间以及SNW 224和SPW 228之间的间隔可以被有利地调整以独立地设置相应的二极管210和226的雪崩阈值。