区域产热量不同，但由于产热多的区域与产热少的区域距离很小，热量可以在器件开关周期之内传导过去，从而在器件的工作周期内，各部分的温度差非常小，从而大大提高了器件的抗短路能力和功率循环能力，实现了在不影响器件的抗短路能力与功率循环能力的基础上抑制回跳现象的目的。
[0055]与上述半导体器件的集电极结构相对应，本实施例还提供了一种包括该集电极结构的T1-1GBT，所述T1-1GBT的结构如图5所示，除包括集电极结构53外，还包括:位于漂移区52背离集电极结构53 —侧的MOS结构51。
[0056]需要说明的是，本实施例所提供的T1-1GBT可为N沟道T1-1GBT或P沟道T1-1GBT。
[0057]另外，本实施例所提供的集电极结构除适用于T1-1GBT外，还可应用于FRD、GTO (Gate Turn-Off Thyristor,门极可关断晶闸管)、IEGT (Inject1n Enhanced GateTransistor,电子注入增强门极晶体管)、IGCT (Integrated Gate-Commutated Thyristor,集成门极换流晶闸管)、MT0 (M0S Controlled Gate Turn-Off Thyristor,MOS 控制型可关断晶闸管)、1⑶T (Integrated Gate Dual Transistor,集成门极双晶体管)等半导体器件。
[0058]实施例二
[0059]基于上述实施例一，本实施例提供了一种集电极结构，该集电极结构的短路区未被缓冲层包裹。
[0060]具体的，本实施例所提供的集电极结构如图6所示，包括:
[0061 ] 形成于漂移区62表面内的缓冲层631，所述缓冲层631的掺杂类型与漂移区62的掺杂类型相同；
[0062]形成于缓冲层631表面内的集电区632，集电区632背向漂移区62 —侧之外的其它表面被缓冲层631覆盖，集电区632的掺杂类型与漂移区62的掺杂类型相反；
[0063]形成于漂移区62表面内的短路区633，短路区633的掺杂类型与漂移区62的掺杂类型相同，短路区633与集电区632相互隔离，且短路区633与缓冲层631相互隔离；
[0064]覆盖集电区632与短路区633之间的集电极的绝缘体634，所述绝缘体634背离漂移区62 —侧的表面与集电区632和短路区633之间的集电极的表面相接触，所述绝缘体634朝向漂移区62—侧的表面与漂移区62的表面相接触，且所述绝缘体634可以与集电区632和短路区633的一部分相接触；
[0065]覆盖在集电区632、短路区633和绝缘体634背离漂移区62 —侧的表面上的集电极 635。
[0066]本实施例所提供的集电极结构，其短路区633未被缓冲层包裹，这使得器件导通初期工作于VDMOS模式时，集电区632上方的电子电流汇集于短路区633的路径上的传导电阻Rwt=RJRfR3中，R3的电阻进一步增大，从而进一步增大了 R_t，使器件的回跳现象进一步减轻。同时，集电极结构的尺寸可进一步缩小，这也就进一步改善了器件的抗短路能力和功率循环能力。
[0067]与上述集电极结构相对应的，本实施例还提供了一种T1-1GBT，该T1-1GBT包括本实施例所提供的集电极结构。另外，本实施所提供的T1-1GBT还包括:M0S结构61。
[0068]实施例三
[0069]基于上述实施例一,本实施例提供了一种集电极结构，该集电极结构的集电区与短路区均未被缓冲层包裹。
[0070]具体的，本实施例所提供的集电极结构如图7所示，包括:
[0071]形成于漂移区72表面内的集电区731，集电区731的掺杂类型与漂移区72的掺杂类型相反；
[0072]形成于漂移区72表面内的短路区732，短路区732的掺杂类型与漂移区72的掺杂类型相同，短路区732与集电区731相互隔离；
[0073]覆盖集电区731与短路区732之间的集电极的绝缘体733，所述绝缘体733背离漂移区72 —侧的表面与集电区731和短路区732之间的集电极的表面相接触，所述绝缘体733朝向漂移区72 —侧的表面与漂移区72的表面相接触，且所述绝缘体733可以与集电区731和短路区732的一部分相接触；
[0074]覆盖在集电区731、短路区732和绝缘体733背离漂移区72 —侧的表面上的集电极 734。
[0075]本实施例所提供的集电极结构，其集电区731和短路区732均未被缓冲层包裹，这使得器件导通初期工作于VDMOS模式时，集电区632上方的电子电流汇集于短路区633的路径上的传导电阻Rwt=WR3中，R1和R3的电阻进一步增大，从而进一步增大了 R_，使器件的集电极结构的尺寸可进一步缩小便可完全抑制回跳现象，这也就进一步改善了器件的抗短路能力和功率循环能力。
[0076]与上述集电极结构相对应的，本实施例还提供了一种T1-1GBT，该T1-1GBT包括本实施例所提供的集电极结构。另外，本实施所提供的T1-1GBT还包括:M0S结构71。
[0077]实施例四
[0078]基于本发明的核心思想，本实施例提供了一种半导体器件的集电极结构，该集电极结构的绝缘体填充于集电区和短路区之间的间隔区域。
[0079]具体的，本实施例所提供的集电极结构如图8所示，包括:
[0080]形成于漂移区82表面内的缓冲层，所述缓冲层的掺杂类型与漂移区82的掺杂类型相同，缓冲层包括:第一缓冲层831和第二缓冲层832，所述第一缓冲层831与第二缓冲层832相互隔尚；
[0081]形成于第一缓冲层831表面内的集电区833,集电区833朝向漂移区82 —侧的表面被第一缓冲层831覆盖，集电区833的掺杂类型与漂移区82的掺杂类型相反；
[0082]形成于第二缓冲层832表面内的短路区834，短路区834朝向漂移区82 —侧的表面被第二缓冲层832覆盖，短路区834的掺杂类型与漂移区82的掺杂类型相同，短路区834与集电区833相互隔离；
[0083]填充于集电区833与短路区834之间的间隔区域的绝缘体835，该绝缘体835覆盖集电区833和短路区834之间的集电极的表面，所述绝缘体835背离漂移区82 —侧的表面与集电区833和短路区834之间的集电极的表面相接触，所述绝缘体835朝向漂移区82一侧的表面与漂移区82的表面相接触，所述绝缘体835与集电区833和短路区834均相接触，其特征在于，所述绝缘体填充于所述集电区和短路区之间的间隔区域，所述绝缘体835的厚度大于或等于集电区833与第一缓冲层831的厚度之和，且大于或等于短路区834与第二缓冲层832的厚度之和；
[0084]覆盖在集电区833、短路区834和绝缘体835背离漂移区82 —侧的表面上的集电极 836。
[0085]本实施例所提供的集电极结构的集电区833和短路区834之间通过沟槽隔离，沟槽的深度大于或等于第一缓冲层831和第二缓冲层832的结深，沟槽内填充有绝缘体材料，形成绝缘体835。绝缘体835将集电区833和第一缓冲层831与短路区834和第二缓冲层832完全隔离，将电子传导的路径唯一确定为:集电区833上方一绝缘体835上方一短路区834上方，即集电区833上方的电子电流先后流经R1、R2和R3三个电阻，从而增大了 Rwt，使得集电区833的宽度减小到几十微米都没有回跳现象出现。且由于集电极元胞的尺寸与MOS元胞的尺寸的差距得到极大缩小，因此可有效改善器件的抗短路能力和功率循环能力，实现了在不影响器件的抗短路能力与功率循环能力的基础上减轻回跳现象的目的。
[0086]与上述半导体器件的集电极结构相对应，本实施例还提供了一种包括该集电极结构的T1-1GBT，所述T1-1GBT的结构如图8所示，除包括集电极结构83外，还包括:位于漂移区82背离集电极结构83 —侧的MOS结构81。
[0087]实施例五
[0088]基于上述实施例四