了达到上述目的，本发明的半导体装置是具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，在上述元件活性部具备:第一导电型的第一半导体层；漂移层，其被配置在上述第一半导体层的第一主表面上；第一导电型的第二半导体层，其被配置在上述漂移层的表面层；第二导电型的阱区域，其被配置在上述第二半导体层的表面层；第一导电型的源极区域，其被配置在上述阱区域的表面层；第二导电型的接触区域，其被配置在上述阱区域的表面层；栅电极，其隔着栅极绝缘膜配置在被上述阱区域的上述源极区域与上述第二半导体层夹持的上述阱区域上；以及层间绝缘膜，其被配置在上述栅电极的上表面，其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，上述第一主电极下部的上述漂移层具备第一并列ρη层，在该第一并列Pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，上述栅极焊盘电极下部的上述漂移层具备第二并列Pn层，在该第二并列ρη层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置成与上述阱区域相向，在上述第二并列ρη层与上述阱区域之间具备第一导电型隔离区域。
[0035]另外，本发明所涉及的半导体装置是具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，在上述元件活性部具备:第一导电型的第一半导体层；漂移层，其被配置在上述第一半导体层的第一主表面上；第二导电型的阱区域，其被配置在上述漂移层的表面层；第一导电型的源极区域，其被配置在上述阱区域的表面层；第二导电型的接触区域，其被配置在上述阱区域的表面层；沟槽，其被配置在上述阱区域的表面层；栅电极，其隔着栅极绝缘膜配置在上述沟槽内；以及层间绝缘膜，其被配置在上述栅电极的上表面，其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，上述第一主电极下部的上述漂移层具备第一并列ρη层，在该第一并列Pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，上述栅极焊盘电极下部的上述漂移层具备第二并列ρη层，在该第二并列ρη层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置为与上述阱区域相向，在上述第二并列ρη层与上述阱区域之间具备第一导电型隔离区域，上述沟槽达到上述第一第一导电型半导体区域和上述第一导电型隔离区域。
[0036]另外，本发明所涉及的纵向型半导体装置的制造方法，其特征在于，具有以下工序:使第一导电型低电阻层在第一导电型的半导体衬底的第一主表面上外延生长，并对上述第一导电型低电阻层的表面选择性地离子注入第一导电型的杂质和第二导电型的杂质；层形成工序，使第一导电型外延层在上述第一导电型低电阻层的上述表面上外延生长，并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质；以及层叠工序，在该层叠工序中多次重复进行使上述第一导电型外延层在上述第一导电型外延层的上述表面上外延生长并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质的工序，其中，在上述层叠工序中，对上述第一导电型隔离区域的形成部位不选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质。
[0037]发明的效果
[0038]根据本发明，提供一种能够获得高雪崩耐量、高关断耐量以及高反向恢复耐量的纵向型半导体装置及其制造方法。
【附图说明】
[0039]图1示出本发明的实施方式所涉及的俯视图。
[0040]图2是本发明的实施方式所涉及的图1的B部放大图和X-X’截面图。
[0041]图3是本发明的实施方式所涉及的图2的(b)的M-M’截面图。
[0042]图4是本发明的实施方式所涉及的图2的(b)的N-N’截面图。
[0043]图5是本发明的实施方式所涉及的图2的(b)的N-N’截面图、R部放大图、S部放大图、U部放大图。
[0044]图6是本发明的实施方式所涉及的图2的(b)的0-0’截面图。
[0045]图7是本发明的实施方式所涉及的图2的(b)的P-P ’截面图。
[0046]图8是表示本发明的实施方式所涉及的纵向型半导体装置100的关断动作的图。
[0047]图9是本发明的实施方式所涉及的俯视图。
[0048]图10是本发明的实施方式所涉及的俯视图。
[0049]图11是本发明的实施方式所涉及的俯视图。
[0050]图12是本发明的实施方式所涉及的图1的B部放大图。
[0051]图13是本发明的实施方式所涉及的图1的B部放大图。
[0052]图14是本发明的实施方式所涉及的图1的B部放大图。
[0053]图15是本发明的实施方式所涉及的图1的B部放大图。
[0054]图16是本发明的实施方式所涉及的图2的(b)的P-P ’截面图。
[0055]图17是本发明的实施方式所涉及的图12?图14的X-X’截面图。
[0056]图18是表示本发明的实施方式所涉及的制造工序的截面图。
[0057]图19是表示本发明的实施方式所涉及的制造工序的截面图。
[0058]图20是表示本发明的实施方式所涉及的制造工序的截面图。
[0059]图21是本发明的实施方式所涉及的图2的(a)的X-X ’截面图。
[0060]图22是本发明的实施方式所涉及的图2的(a)的X_X’截面图。
[0061]图23是本发明的实施方式所涉及的图2的(a)的X_X’截面图。
[0062]图24是本发明的实施方式所涉及的图2的(a)的X-X ’截面图。
[0063]图25是具有以往的超结结构的纵向型半导体装置俯视图和X-X’截面图。
[0064]图26是表示具有以往的超结结构的纵向型半导体装置的进入关断动作之前的导通状态下的电子的流动的图。
[0065]图27是表示具有以往的超结结构的纵向型半导体装置转变成关断动作而电压上升的状态的图。
[0066]图28是表示正向电流流过具有以往的超结结构的纵向型半导体装置的寄生二极管的状态的图。
[0067]图29是表示具有以往的超结结构的纵向型半导体装置的寄生二极管进行反向恢复的状态的图。
[0068]附图标iP,说曰月
[0069]1:半导体芯片；2:耐压结构区域；3:活性区域；4:栅极焊盘区域；5:p阱区域；6:源极焊盘电极；7:栅极焊盘电极；8:栅极浇道；9:栅电极；10:第一并列ρη层；10a:第一 ρ型分隔区域；10b:第一 η型漂移区域；11:η+源极区域；12:ρ +接触区域；13:第二并列ρη层；13a:第二 ρ型分隔区域；13b:第二 η型漂移区域；14:层间绝缘膜；15:接触孔；16:漂移区域；17:沟道反转层；18:栅极绝缘膜；19:第一 η漂移区域；20:η隔离区域；21:η +漏极区域;22:第二 η漂移区域;23:漏电极；24、24a、24b:电子;25:沟槽;31:n +衬底；32、35,36:n外延层；33:硼；34:磷;100、200、300、400:纵向型半导体装置。
【具体实施方式】
[0070]下面，基于【附图说明】发明的实施方式。
[0071]在下面的实施方式中，将第一导电型设为η型、将第二导电型设为ρ型，但是也可以将第一导电型设为P型、将第二导电型设为η型。
[0072]实施方式I
[0073]图1?图8示出本发明的第I实施方式。
[0074]图1示出纵向型半导体装置100的俯视图。
[0075]图2的(a)中示出图1的B部放大图，图2的(b)中示出图2的(a)的X_X’截面图。
[0076]图3示出图2的(b)的M-M’截面图。此外，该M_M’截面图呈现与图1的B部放大图相当的平面。
[0077]图4示出图2的(b)的N-N’截面图。此外，该N_N’截面图呈现与图1的B部放大图相当的平面。
[0078]图5示出图2的(b)的N-N’截面图、R部放大图、S部放大图、U部放大图。
[0079]图6示出图2的(b)的0-0’截面图。此外，该0-0’截面图呈现与图1的B部放大图相当的平面。
[0080]图7示出图2的(b)的P-P’截面图。此外，该P-P’截面图呈现与图1的B部放大图相当的平面。
[0081]图8示出对纵向型半导体装置100的关断动作进行说明的图。图8的(a)示出即将关断时的顺电流流动的情形，图8的(b)示出关断后的状态。
[0082]如图1所示，纵向型半导体装置100具备活性区域3以及以包围活性区域3的方式配置的耐压结构区域2。在活性区域3内配置有栅极焊盘区域4(双点划线内)。
[0083]在耐压结构区域2配置未图示的并列ρη层。另外，在耐压结构区域2配置未图示的保护环(guard ring)结构、降低表面电场(RESURF)结构以及场板结构等。
[0084]图1的虚线表示后述的栅电极9。栅电极9在活性区域3内形成为条状。
[0085]如图2的(a)所示，在活性区域3配置有ρ阱区域5，在ρ阱区域5的上表面配置有源极焊盘电极6和栅极焊盘区域4，在栅极焊盘区域4内配置有栅极焊盘电极7。此外，栅极焊盘区域4的周围被源极焊盘电极6包围。
[0086]源极焊盘电极6和栅极焊盘电极7表示形成源极焊盘的电极和形成栅极焊盘的电极，这些电极由铝合金层形成。
[0087]在活性区域3内的外周端配置有栅极浇道8，该栅极浇道8与栅极焊盘电极7连接。栅极浇道8以包围活性区域3内的ρ阱区域5的方式配置在层间绝缘膜14的上表面并与栅极焊盘电极7连接。另外，栅极浇道8经由开在层间绝缘膜14上的接触孔15与栅电极9的端部(图2的(a)所示的虚线的前端部)电连接。
[0088]为了获得良好的耐压，栅极浇道8最好将ρ阱区域5完全包围。然而，也存在图1所示的A部的与条状的栅