一种ldmos器件的制造方法
【技术领域】
[0001]本发明属于半导体技术，具体的说是涉及一种LDMOS (Lateral Double-diffus1nMetal Oxide Semiconductor field effect transistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件的制造方法。
【背景技术】
[0002]与VDMOS (Vertical Double-diffused M0SFET，垂直双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快以及便于集成等特点。因此，LDMOS在功率集成电路，尤其是射频电路中应用十分广泛。
[0003]LDMOS的关键参数是外延层厚度，掺杂浓度区和漂移长度。对于常规LDM0S，比导通电阻比导通电阻=导通电阻X器件面积)与耐压BV之间存在矛盾关系:Ron,sp- BV 2.5。降低漂移区掺杂浓度，增长漂移区可以提高器件的耐压，但同时也增加了器件的比导通电阻，提高了器件的功耗。延伸栅器件不仅具有高的耐压，低的比导通电阻，改善了耐压与比导通电阻的矛盾关系，而且具有良好的温度特性。该类器件的栅是一种复合结构，延伸栅包含辅助半导体层和介质隔离层，辅助半导体层包含栅接触区、低掺杂辅助耗尽、场截止区和漏接触区，介质隔离层包含栅介质和场介质。
[0004]与单晶硅相比，多晶硅存在泄漏电流大，实验重复性差等缺点，会影响延伸栅的电学性能，因此多晶硅并不适合用于制作延伸栅。然而，常规栅工艺形成的是多晶硅栅，因而需一种工艺制造单晶硅延伸栅，以保证延伸栅器件的性能。
【发明内容】
[0005]本发明所要解决的，就是针对上述问题，提出一种LDM0SFET器件的制造方法，保证辅助半导体层为单晶硅的前提下，避免以上多晶硅缺点对器件性能产生影响。
[0006]为实现上述目的，本发明采用如下技术方案:
[0007]—种LDMOS器件的制造方法，其特征在于，包括以下步骤:
[0008]第一步:准备半导体材料，所述半导体材料包括衬底层I和有源层2，所述有源层2位于衬底层I的之上，其中衬底层I为第二导电类型半导体，有源层2为第一导电类型半导体；
[0009]第二步:采用离子注入工艺，在有源层2上层注入离子形成离子埋层，经退火后离子埋层与有源层2生成介质隔离层3，所述介质隔离层3上表面的有源层2形成辅助半导体层4 ；
[0010]第三步:采用离子注入工艺，在辅助半导体层4中注入第二导电类型半导体杂质；
[0011]第四步:采用刻蚀工艺，刻蚀辅助半导体层4两端至介质隔离层3表面形成第一有源区窗口和第二有源区窗口；
[0012]第五步:采用离子注入工艺，在第一有源区窗口下方的有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6 ;
[0013]第六步:采用离子注入工艺，在第二导电类型半导体体区6上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的有源层2上层注入第一导电类型半导体杂质形成重掺杂漏接触区72，在靠近第二有源区窗口的辅助半导体层4中注入第一导电类型半导体杂质形成重掺杂场截止区73 ;所述重掺杂场截止区73与第二源区窗口之间的辅助半导体层4形成漏端接触区83 ;
[0014]第七步:采用离子注入工艺，在第二导电类型半导体体区6中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区72的一侧形成体接触区81 ;在第二导电类型半导体体区6上方的辅助半导体层4中注入第二导电类型半导体杂质形成栅接触区82 ；
[0015]第八步:在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9 ;在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在栅接触区82上表面形成栅极金属。
[0016]本发明的第一技术方案，在本方案中形成的辅助半导体层4为单晶硅；同时在本方案中，采用介质隔离层3充当栅介质，在辅助半导体层4中注入半导体杂质作为栅接触区82，具有降低生成成本的优点。
[0017]进一步的，所述第八步中形成的栅极金属在辅助半导体层4的上表面向靠近重掺杂场截止区73的方向延伸。
[0018]更进一步的，第一步中所述半导体材料还包括:
[0019]介质埋层10，所述介质埋层10位于第二导电类型半导体衬底I和有源层2之间。
[0020]更进一步的，所述第二步中，在有源层2上层注入的离子为O+、N+或氧氮混合离子。
[0021]—种LDMOS器件的制造方法，其特征在于，包括以下步骤:
[0022]第一步:准备半导体材料，所述半导体材料包括衬底层I和有源层2，所述有源层2位于衬底层I的之上，其中衬底层I的导电类型为第二导电类型，有源层2的导电类型为第一导电类；
[0023]第二步:采用离子注入工艺，在有源层2上层注入离子形成离子埋层，经退火后离子埋层与有源层2生成介质隔离层3，所述介质隔离层3上表面的有源层2形成辅助半导体层4 ；
[0024]第三步:采用离子注入工艺，在辅助半导体层4中注入第二导电类型半导体杂质；
[0025]第四步:采用刻蚀工艺，刻蚀辅助半导体层4两端至有源层2表面形成第一有源区窗口和第二有源区窗口，然后在辅助半导体层4、第一源区窗口和第二有源区窗口上表面生长栅介质11 ;
[0026]第五步:采用离子注入工艺，在第一有源区窗口下方的有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6，然后在位于第二导电类型半导体体区6上表面并与辅助半导体层4连接的部分栅介质11上表面淀积多晶硅12，经反刻多晶硅12和栅介质11后形成多晶硅栅；
[0027]第六步:采用离子注入工艺，在第二导电类型半导体体区6上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的有源层2上层注入第一导电类型半导体杂质形成重掺杂漏接触区72，在靠近第二有源区窗口的辅助半导体层4中注入第一导电类型半导体杂质形成重掺杂场截止区73 ;所述重掺杂场截止区73与第二源区窗口之间的辅助半导体层4形成漏端接触区83 ;
[0028]第七步:采用离子注入工艺，在第二导电类型半导体体区6中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区72的一侧形成体接触区81 ;在第二导电类型半导体体区6上方的辅助半导体层4中注入第二导电类型半导体杂质形成栅接触区82 ；
[0029]第八步:在第一有源区窗口中制作源极金属，所述源极金属与多晶硅栅之间具有钝化层介质9 ;在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在多晶硅栅上表面形成栅极金属。
[0030]本发明的第二技术方案，在本方案中形成的辅助半导体层4为单晶硅；与第一技术方案不同的是，在本方案中，介质隔离层3充只当场介质，栅介质厚度可以灵活调整，并能够保证沟道上方栅介质的质量。
[0031]进一步的，所述第八步中形成的栅极金属在辅助半导体层4的上表面向靠近重掺杂场截止区73的方向延伸。
[0032]上述方案的优点在于可以保证器件的反向阻断特性.
[0033]进一步的，所述第五步中:形成的多晶硅栅与辅助半导体层4之间具有栅介质11 ;
[0034]所述第七步还包括:在与栅介质11相连的部分辅助半导体层4中注入第二导电类型半导体杂质形成第二栅接触区84 ；
[0035]所述第八步还包括:在第二栅接触区84上表面制作第二源极金属。
[0036]本方案的第二技术方案，在本方案中形成的辅助半导体层4为单晶硅；，本方案中的第二源极金属与源极金属电气连接，保证器件的频率性能。
[0037]进一步的，所述第二步中，在有源层2上层注入的离子为0+、N+或氧氮混合离子。
[0038]更进一步的，第一步中所述半导体材料还包括:
[0039]介质埋层10，所述介质埋层10位于第二导电类型半导体衬底I和有源层2之间。
[0040]本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响；同时可以采用介质隔离层充当栅介质和场介质以降低生产成本，亦可以分别形成，灵活调控栅介质和场介质的长度；本方法制备的延伸栅器件能显著缓解耐压与比导通电阻之间的矛盾关系。
【附图说明】
[0041]图1为本发明制造工艺流程中半导体硅材料的剖面示意图；
[0042]图2为本发明制造工艺流程中O+注入剖面示意图；
[0043]图3为本发明制造工艺流程中介质层形成后的剖面示意图；
[0044]图4为本发明制造工艺流程中辅助层掺杂类型改变后的剖面示意图；
[0045]图5为本发明制造工艺流程中辅助层刻蚀后的剖面示意图；
[0046]图6为本发明制造工艺流程中离子注入并推结形成体区的剖面示意图；
[0047]图7为本发明制造工艺流程中辅助层场截止区以及源漏接触区形成后的剖面示意图；
[0048]图8为本发明制造工艺流程中辅助层栅接触区以及体接触区形成后的剖面示意图；
[0049]图9为本发明制造工艺流程中各电极制备以及表面钝化工艺，形成完整的器件的剖面示意图；
[0050]图10为SOI材料的剖面示意图；
[0051]图11为完整的SOI器件的剖面示意图。
[0052]图12为本发明制造工艺流程中刻蚀介质隔离层后的剖面示意图；
[0053]图13为本发明制造工艺流程中淀积多晶硅后的剖面示意图；
[0054]图14为本发明制造工艺流程中刻蚀多余多晶硅和多余栅介质后的剖面示意图；
[0055]图15为本发明制造工艺流程中调控栅介质和场介质后的器件剖面示意图；
[0056]图16为本发明制造工艺流程中辅助层接源电位的器件剖面示意图。
【具体实施方式】
[0057]下面结合附图，详细描述本发明的技术方案:
[0058]实施例1
[0059]本例中LDM0SFT器件的制造流程如下:
[0060]第一步:准备半导体材料，所述半导体材料包括衬底层I和有源层2，所述有源层2位于衬底层I的之上，其中衬底层I的导电类型为第二导电类型，有源层2的导电类型为第一导电类(如图1所示)；
[0061]第二步:采用离子注入工艺在有源层2表面注入O+离子(温度500?700度、总剂量0.7el8cm2?1.8el8cm 2、注入能量70?200keV)，在有源层2中形成O+离子层(如图