制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体器件的方法，且特别涉及一种包括执行芯片筛选的步骤的制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，为了实现高击穿电压、低损耗以及在高温环境下应用半导体器件，已经开始采用碳化硅作为用于半导体器件的材料。碳化硅是一种具有比已经常规地广泛用作用于半导体器件的材料的硅的带隙大的带隙的宽带隙半导体。因此，通过采用碳化硅作为用于半导体器件的材料，半导体器件可具有高击穿电压、降低的导通电阻等等。此外，有利地，由此采用碳化硅作为其材料的半导体器件即使在高温环境下也具有比采用硅作为其材料的半导体器件更小劣化的特性。
[0003]在可能发生在碳化硅衬底中的缺陷中，微管道是特别成问题的。例如，M.Holz以及其他三个人的 “Reliability considerat1n for recent Infineon SiC d1dereleases，，，Microelectronics Reliability, N0.47，2007 年 8 月 21 日，pp.1741 至1745 (NPD I)描述了一种用于检测微管道的方法。根据该文献，通过对器件施加雪崩击穿电压并检查电压施加之前和之后的泄漏电流的改变来检测微管道。
[0004]引证文献列表
[0005]非专利文献
[0006]NPD 1:M.Holz 以及其他三个人的 “Reliability considerat1n for recentInfineon SiC d1de releases，，，Microelectronics Reliability，N0.47，2007 年 8 月 21
H,pp.1741 至 1745
【发明内容】
[0007]技术问题
[0008]当外延层形成在具有微管道的碳化硅衬底上时，微管道被外延层堵塞。在本说明书中，被外延层堵塞的微管道被称为堵塞微管道。在出货前的例行检查阶段中，具有堵塞的微管道的器件展现出不次于那些不具有堵塞微管道的器件的特性。但是，具有堵塞微管道的器件在使用两或三个月之后会具有增大的泄漏电流，且因此希望在出货前通过检查而筛选出这种器件。
[0009]但是，在上述文献中描述的方法中，当微管道存在于保护环终端部中时，即使雪崩击穿电压施加至器件，也不会有电流流过保护环终端部，且因此基于电压施加前和后之间的比较的泄漏电流没有增大。因此，当微管道存在于保护环部中时，微管道不能被上述文献中描述的方法所检测，且因此检测微管道的精度不充分。因此，存在包括了微管道的芯片在没有被筛选出的情况下就被出货的情况。
[0010]提出本发明以解决这个问题，且本发明的一个目的是提供一种制造碳化硅半导体器件的方法，通过这种方法可以高精度筛选出包括微管道的芯片。
[0011]问题的解决手段
[0012]根据本发明的制造碳化硅半导体器件的方法包括以下步骤:制备具有第一主表面以及与第一主表面相反的第二主表面的碳化硅衬底；通过蚀刻第一主表面使包括微管道的蚀刻坑出现在第一主表面中；获得关于第一主表面中的微管道的二维位置信息；将碳化硅衬底切割成多个芯片；以及基于二维位置信息执行芯片筛选，其中第一主表面是硅面或相对于硅面具有小于或等于10°的偏离角的面。
[0013]发明的有益效果
[0014]如上述说明清晰可见的，本发明可提供一种制造碳化硅半导体器件的方法，通过该方法可以高精度筛选出包括微管道的芯片。
【附图说明】
[0015]图1是示意性示出本发明第一实施例中的碳化硅半导体器件的结构的截面示意图。
[0016]图2是示意性示出本发明第一实施例中的碳化硅半导体器件的碳化硅衬底的形状的透视示意图。
[0017]图3是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的流程图。
[0018]图4是示意性示出本发明第二实施例中的制造碳化硅半导体器件的方法的流程图。
[0019]图5是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第一步骤的截面示意图。
[0020]图6是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第二步骤的截面示意图。
[0021]图7是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第四步骤的截面示意图。
[0022]图8是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第五步骤的截面示意图。
[0023]图9是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第六步骤的截面示意图。
[0024]图10是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第七步骤的截面示意图。
[0025]图11是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第八步骤的截面示意图。
[0026]图12是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第九步骤的截面示意图。
[0027]图13是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十步骤的截面示意图。
[0028]图14是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十一步骤的截面示意图。
[0029]图15是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十二步骤的截面示意图。
[0030]图16是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十三步骤的截面示意图。
[0031]图17是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十四步骤的截面示意图。
[0032]图18是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十五步骤的截面示意图。
[0033]图19是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十六步骤的截面示意图。
[0034]图20是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第三步骤的平面示意图。
[0035]图21是示意性示出本发明第一实施例中的制造碳化硅半导体器件的方法的第十七步骤的平面示意图。
[0036]图22是示意性示出本发明第二实施例中的制造碳化硅半导体器件的方法的形成切割位置图案的步骤的平面示意图。
【具体实施方式】
[0037]以下，将参考【附图说明】本发明的实施例。应当注意，在下述附图中，相同或相应的部分由相同的参考符号给出且不再赘述。此外，在本说明书的晶体学描述中，单独的晶向由[]表示，组晶向由〈> 表示，单独的面由O表示，且组面由{}表示。此外，通常通过将
(横杠)置于数字上来表示负晶体学指数，但是在本说明书中，通过将负号置于数字前来表示。
[0038]首先，将在下述⑴至⑶中说明本发明实施例的概述。
[0039](I)根据本实施例的制造碳化硅半导体器件I的方法包括以下步骤:制备具有第一主表面80b以及与第一主表面80b相反的第二主表面80a的碳化硅衬底80 ;通过蚀刻第一主表面80b而使包括微管道的蚀刻坑3a出现在第一主表面80b中；获得关于第一主表面80b中的微管道的二维位置信息；将碳化硅衬底切割成多个芯片C12至C65 ;以及基于二维位置信息执行芯片C12至C65的筛选，其中第一主表面80b是硅面或相对于硅面具有小于或等于10°的偏离角的面。
[0040]依照根据本实施例的碳化硅半导体器件I，获得关于第一主表面80b中的微管道的二维位置信息，且基于二维位置信息执行芯片的筛选。因此，不管微管道存在于碳化硅衬底80的第一主表面80b中的哪里，都能检测包括微管道的芯片。因此，可以高精度筛选出包括微管道的芯片。
[0041](2)优选地，在根据本实施例的制造碳化硅半导体器件I的方法中，碳化硅外延层81形成为与第二主表面80a接触。由此，即使微管道由碳化硅外延层81覆盖且变成堵塞微管道，也能以高精度筛选出包括微管道的芯片。
[0042](3)优选地，在根据本实施例的制造碳化硅半导体器件I的方法中，指示芯片C12至C65的切割位置的图案2形成在碳化硅外延层81的正表面1a上。在将碳化硅衬底80切割成多个芯片C12至C65的步骤中，沿图案2切割碳化硅衬底80。通过形成指示切割位置的图案，可通过简单的方法指定其中存在微管道的芯片。
[0043](4)优选地，在根据本实施例的制造碳化硅半导体器件I的方法中，通过将关于微管道的二维位置信息与图案2的位置进行比较来执行对芯片C12至C65执行筛选的步骤。在碳化硅衬底80具有小翘曲的情况下，通过将关于第一主表面80b中的微管道的二维位置信息与形成在位于更靠近第二主表面80a的一侧上的正表面1a上的图案2的位置进行比较，可通过简单的方法且以高精度指定其中存在微管道的芯片。
[0044](5)优选地，在根据本实施例的制造碳化硅半导体器件I的方法中，二维位置信息与芯片C12至C65的识别编号关联。由此，可指定其中存在微管道的芯片。
[0045](6)优选地，在根据本实施例的制造碳化硅半导体器件I的方法中，在使包括微管道的蚀刻坑3出现的步骤之后抛光第一主表面80b。由此，可降低在使蚀刻坑出现的步骤中产生的碳化硅衬底80的翘曲。此外，当在形成与第二主表面80a接触的碳化硅外延层81的步骤之后抛光第一主表面80b时，可降低由形成碳化硅外