aAsN合金构成。
[0238]199)根据权利要求(195)所述的方法，光检测器结构由具有多量子阱区域的GaN或类似II1-N材料的p-n结构成，所述多量子阱区域由不同组分的InGaN合金构成。
[0239]200)根据权利要求(195)所述的方法，光检测器结构由具有多量子阱区域的GaN或类似II1-N材料的p-n结构成，所述多量子阱区域由不同组分的AlGaN合金构成。
[0240]201)根据权利要求(195)所述的方法，光检测器结构由具有多量子阱区域的GaN或类似II1-N材料的p-n结构成，所述多量子阱区域由不同组分的GaAsN合金构成。
[0241]202)根据权利要求(3)所述的方法，由掺杂的晶体Si构成所述基于硅的光电结构。
[0242]203)根据权利要求(202)所述的方法，其中，通过离子植入并且其后通过植入的掺杂剂电激活来建立晶体Si的掺杂区域。
[0243]204)根据权利要求(203)所述的方法，使得掺杂剂物种为B、As和P或B、As和P
的组合。
[0244]205)根据权利要求(4)所述的方法，由掺杂的晶体Si构成所述基于硅的光电结构。
[0245]206)根据权利要求(205)所述的方法，其中，通过离子植入并且其后通过植入的掺杂剂电激活来建立晶体Si的掺杂区域。
[0246]207)根据权利要求(206)所述的方法，使得掺杂剂物种为B、As和P或B、As和P的组合。
[0247]208)根据权利要求(5)所述的方法，由掺杂的晶体Si构成所述基于硅的光电结构。
[0248]209)根据权利要求(208)所述的方法，其中，通过离子植入并且其后通过植入的掺杂剂电激活来建立晶体Si的掺杂区域。
[0249]210)根据权利要求(209)所述的方法，使得掺杂剂物种为B、As和P或B、As和P
的组合。
[0250]211)根据权利要求(6)所述的方法，由掺杂的晶体Si构成所述基于硅的光电结构。
[0251]212)根据权利要求(211)所述的方法，其中，通过离子植入并且其后通过植入的掺杂剂电激活来建立晶体Si的掺杂区域。
[0252]213)根据权利要求(212)所述的方法，使得掺杂剂物种为B、As和P或B、As和P
的组合。
[0253]214)根据权利要求(4)所述的方法，由非晶硅(a-Si)构成所述沉积的薄膜检测器结构。
[0254]215)根据权利要求(214)所述的方法，通过等离子体增强化学气相沉积(PECVD)来沉积所述a-Si膜。
[0255]216)根据权利要求(214)所述的方法，通过物理气相沉积(PVD)来沉积所述a_Si膜。
[0256]217)根据权利要求(5)所述的方法，由非晶硅(a-Si)构成所述沉积的薄膜检测器结构。
[0257]218)根据权利要求(217)所述的方法，通过等离子体增强化学气相沉积(PECVD)来沉积所述a-Si膜。
[0258]219)根据权利要求(218)所述的方法，通过物理气相沉积(PVD)来沉积所述a_Si膜。
[0259]220)根据权利要求⑴所述的方法，通过薄膜光学黑涂层来将所述光电结构彼此光学地隔离。
[0260]221)根据权利要求(220)所述的方法，光学黑薄膜由非晶碳(a_C)构成。
[0261]222)根据权利要求(1)所述的方法，通过防反射涂层来囊封所述光电结构。
[0262]223)根据权利要求(222)所述的方法，通过氮氧化硅(S1N)构成所述防反射涂层。
[0263]224)根据权利要求(222)所述的方法，所述防反射涂层由氮化硅(SiN)构成。
[0264]225)根据权利要求(222)所述的方法，所述防反射涂层由二氧化硅(Si02)构成。
[0265]226)根据权利要求(1)所述的方法，通过晶片级封装工艺来封装所述光电结构。
[0266]227)根据权利要求(226)所述的方法，所述晶片级封装由键合到所述硅衬底的盖晶片构成。
[0267]228)根据权利要求(227)所述的方法，所述盖晶片由Si02构成。
[0268]229)根据权利要求(227)所述的方法，在所述盖晶片和硅衬底之间的所述键合由玻璃料密封层构成。
[0269]230)根据权利要求(227)所述的方法，在所述盖晶片和硅衬底之间的所述键合由共晶合金构成。
[0270]231)根据权利要求(2)所述的方法，通过晶片级封装工艺来囊封所述组合的光电和电子结构。
[0271]232)根据权利要求(231)所述的方法，所述晶片级封装由键合到所述硅衬底的盖晶片构成。
[0272]233)根据权利要求(232)所述的方法，所述盖晶片由Si02构成。
[0273]234)根据权利要求(232)所述的方法，在所述盖晶片和硅衬底之间的所述键合由玻璃料密封层构成。
[0274]235)根据权利要求(232)所述的方法，在所述盖晶片和硅衬底之间的所述键合由共晶合金构成。
[0275]236)根据权利要求(1)所述的方法，其中，所述光电装置包括化合物半导体发射器、化合物半导体检测器、硅检测器、沉积的硅检测器和将所述发射器光学地耦合到所述检测器的波导结构，从而形成集成的光学互连。
[0276]237)根据权利要求(1)所述的方法，其中，所述光电装置包括化合物半导体发射器、化合物半导体检测器、硅检测器、沉积的硅检测器和将所述发射器光学地耦合到所述检测器的波导结构，从而形成被称为“光隔离器(opto-1solator) ”的光学隔离的电气开关和信号传送装置。
[0277]238)根据权利要求(1)所述的方法，所述硅衬底由SOI晶片构成。
[0278]239)根据权利要求(238)所述的方法，在所述S0I层中制造所述化合物半导体发射器。
[0279]240)根据权利要求(238)所述的方法，在所述S0I层中制造所述化合物半导体检测器。
[0280]241)根据权利要求(238)所述的方法，在所述S0I层中制造所述晶体硅检测器结构的至少一个。
[0281]242)根据权利要求(238)所述的方法，在所述S0I层之下的块体硅晶片中制造所述晶体硅检测器结构的至少一个。
[0282]243)根据权利要求(238)所述的方法，在所述S0I层表面上制造所述非晶硅硅检测器结构的至少一个。
[0283]244)根据权利要求(238)所述的方法，在所述S0I层表面之下的块体Si层上制造所述非晶硅检测器结构的至少一个。
[0284]245)根据权利要求(4)所述的方法，其中，所述沉积的薄膜光电结构由外延Sip-n光电二极管构成。
[0285]246)根据权利要求⑷所述的方法，其中，所述沉积的薄膜光电结构由外延Si横向P-n光电二极管构成。
[0286]247)根据权利要求(4)所述的方法，其中，所述沉积的薄膜光电结构由外延Sip-1-n光电二极管构成。
[0287]248)根据权利要求⑷所述的方法，其中，所述沉积的薄膜光电结构由外延Si横向的P-1-n光电二极管构成。
[0288]249)根据权利要求(5)所述的方法，其中，所述沉积的薄膜光电结构由外延Sip-n光电二极管构成。
[0289]250)根据权利要求(5)所述的方法，其中，所述沉积的薄膜光电结构由外延Si横向P-n光电二极管构成。
[0290]251)根据权利要求(5)所述的方法，其中，所述沉积的薄膜光电结构由外延Sip-1-n光电二极管构成。
[0291]252)根据权利要求(5)所述的方法，其中，所述沉积的薄膜光电结构由外延Si横向的P-1-n光电二极管构成。
【附图说明】
[0292]图1图示了上下颠倒和在通过线51-51的截面中的本发明的一个优选实施例的原始材料。在该情况下，该材料是具有(100)晶体取向1的硅衬底，其在前和后侧上热生长了Si02，以用作囊封ILD12。
[0293]图2包含上下颠倒视图和通过线51-51的截面，用于图示用于化合物半导体光电元件区域7的一种选择的几何布局，该区域具有蚀刻的Si明槽3，该明槽3具有(100)晶体取向4的侧壁表面。
[0294]图3图示了上下颠倒和在通过线51-51的截面中的在通过II1-V半导体沉积的处理后的衬底的外观。在这个特定实施例中，在侧壁4上形成GaN或类似的II1-N材料5的异质外延区域，并且在囊封ILD12上形成GaN或类似的II1-N材料多晶体6。
[0295]图4图示了上下颠倒和在通过线51-51的截面中的在通过化学机械抛光、p接触图案化、金属化、抗蚀剂剥离和清洁的处理后的衬底的外观。在化合物半导体异质外延区域5的表面上形成p触点8。
[0296]图5图示了上下颠倒和在通过线51-51的截面中的在囊封ILD12去除蚀刻和表面清洁后的衬底。
[0297]图6图示了上下颠倒和在通过线51-51的截面中的在囊封ILD29的沉积后的衬底。
[0298]图7图示了上下颠倒和在通过线51-51的截面中的、在n阱11的光刻图案化、蚀亥IJ、离子注入和清洁完成之后的晶硅光电元件区域10的定义。
[0299]图8图示了上下颠倒和在通过线52-52的截面中的、在p阱12的光刻图案化、蚀亥IJ、离子注入和清洁完成之后的衬底。同样可见的有与光电元件处理并行地形成的衬底的CMOS 区域 13。
[0300]图9图示了上下颠倒和在通过线53-53的截面中的、在CMOS顶部金属15和钝化ILD 16沉积完成之后出现的沉积的硅光电元件区域14的定义。
[0301]图10图示了上下颠倒和在通过线53-53的截面中的、在n型和本征的a_Sil7沉积、光刻图案化、蚀刻和清洁完成之后的衬底。
[0302]图11图示了上下颠倒和在通过线53-53的截面中的、在p型a_Si 18沉积、光刻图案化、蚀刻和清洁完成之后的衬底。
[0303]图12图示了上下颠倒和在通过线53-53的截面中的、在电介质防反射涂敷和传感器钝化19沉积之后的衬底。
【主权项】
1.一种用于在硅衬底上制造光电结构的方法。
【专利摘要】公开了一种方法，用于在单个硅衬底上制造光电组件结构和传统的电路元件。光电组件的具体实例包括但是不限于：光电二极管结构、光发射器结构和波导结构。传统电路元件包括晶体管、二极管、电阻器、电容器和相关联的金属化的互连。该制造方法与传统CMOS、Bi-CMOS和双极处理要求与设计规则兼容。该方法由下述部分组成：一组处理步骤，用于允许向适当准备的硅表面上的III-V化合物半导体膜的异质外延沉积；一组处理步骤，用于允许该沉积的晶片继续在传统CMOS、Bi-CMOS或双极处理生产线中的处理，而没有污染的风险；以及，一组步骤，用于允许与传统CMOS、Bi-CMOS或双极处理流并行的p-n和p-i-n光电二极管/检测器结构的制造，产生传统的电路元件；以及，一组步骤，用于产生电介质波导和光学上黑色的隔离膜。所公开的方法也允许如此制造的集成光电芯片的晶片级囊封和晶片级封装。
【IPC分类】H01L31/105, H01L31/103
【公开号】CN105122468
【申请号】CN201380062874
【发明人】贾斯汀·佩恩
【申请人】贾斯汀·佩恩
【公开日】2015年12月2日
【申请日】2013年10月1日
【公告号】US20140093993, WO2014055560A1