半导体衬底及选择性生长半导体的方法
【技术领域】
[0001] 本发明设及微电子技术领域，特别是设及一种半导体衬底及选择性生长半导体的 方法。
【背景技术】
[0002] III族氮化物半导体材料，尤其是氮化嫁及其渗杂物半导体正在引起越来越大的 关注，其与SiC-起被称为第=代宽禁带半导体，其优异的性能可W用于制造各种性能优 越的半导体器件，并广泛应用于电力电子器件、发光二极管、激光二极管、微波器件、高频器 件等领域。然而许多半导体材料的本征衬底难W获得，只能生长在其他材料的单晶基底上。 WGaN为例，由于GaN本征衬底难W获得，GaN通常生长在其他材料衬底上，如蓝宝石、SiC、 娃等。其中，娃衬底已经在CMOS工艺中使用多年，其单晶片制造技术相对成熟，可W获得大 尺寸高质量的单晶娃片，价格低廉，且与之配套的CMOS工艺也十分成熟。因此，在娃衬底上 制备GaN是降低GaN器件成本的最优选择。
[0003] 上述在一种单晶材料的表面生长另一种不同单晶材料的过程称为异质外延，通常 情况下，所有半导体材料的异质外延都存在两个问题，即不同半导体材料之间的晶格失配 和热失配，上述晶格失配和热失配对半导体外延层的质量有十分重要的影响，严重时可能 导致外延层质量过低而无法制作半导体器件。WGaN在Si表面外延为例，由于GaN与Si 之间存在较大的晶格失配和热失配，在制备和降溫过程中产生很大的应力。运些应力会在 晶体中造成大量的缺陷，严重时会使外延膜开裂。同时，应力引起的衬底翅曲使得后续光刻 等工艺无法进行。而高密度缺陷会影响器件的性能，比如目前在Si上制备的GaN基L邸器 件出光率远小于在蓝宝石上制备的GaN基L邸器件。为了避免运种情况，通常的方法是使 用图形化衬底W及横向外延，该方法在Si衬底上沉积一层介质层，在介质层上开出窗口， 然后通过选择性生长在窗口中生长GaN,最后通过在介质层上的横向外延形成连续薄膜。运 种方法的缺点是在横向外延形成连续薄膜时，薄膜合并处的缺陷密度非常高，运些区域的 GaN无法用于器件制备，另外，在连续薄膜形成后，薄膜继续生长时没有介质层阻挡，位错会 随着薄膜生长继续传播，并不能进一步降低缺陷密度。
[0004] 其它异质外延也存在同样问题，比如在Si上生长III-族化合物半导体（GaAs等)， 在Si上生长IV族半导体（Ge等)。 阳0化]因此，针对上述问题及改进方法，有必要提出一种新型衬底结构与半导体制造方 法。
【发明内容】
[0006] 本发明的目的在于针对现有技术的不足，提供一种半导体衬底和使用该衬底选择 性生长低缺陷密度的半导体的方法。
[0007] 本发明的目的是通过W下技术方案实现的：一种半导体衬底，所述衬底包括孔和 腔，腔位于孔的顶部，且与孔相通；孔的底面为晶体生长面，侧壁为介质层表面；所述腔的 内表面均为介质层表面；所述腔的顶面为平面，腔的顶面面积与孔的底面面积之比大于3 :1，腔开有开口；所述晶体生长面含有一个由单晶构成的单晶面。
[000引进一步地，所述孔的深宽比大于1:1 ;所述孔的底面的外接圆的直径小于lOOym， 优选为小于1ym，进一步优选为小于lOOnm。
[0009] 进一步地，所述孔的底面、腔的顶面W及孔与腔的连接面相互平行，所述孔的侧壁 和腔的侧壁与孔的底面垂直。
[0010] 进一步地，所述孔的底面还可W含有一个或多个介质层表面。
[0011] 进一步地，所述单晶选自Si、SiGe、Ge、GaN、GaAs、InP、InN、AlGaAs、AlGaN、InPGaN 等。
[0012] 进一步地，所述介质层表面由Si〇2或SiN中的一种或多种构成。
[0013] 选择性生长半导体的方法，该方法采用上述衬底，通过M0CVD、MBE或HVPE实现选 择性生长。
[0014] 进一步地，所述选择性生长过程中使用前驱体，所述前躯体为TMGa、TEGa、NH3、 AS&、PH3、SiH*、GeH*、SiHzClz、TMAl或TBAs。
[0015] 进一步地，所述选择性生长采用刻蚀气体，所述刻蚀气体为CI2或肥I。
[0016] 进一步地，所述选择性生长方法所生长的半导体材料为Si、SiGe、Ge、GaN、GaAs、 InP、InN、AlGaAs、AlGaN或InPGaN。
[0017] 本发明的有益效果在于，首先，用于诱导半导体材料生长的单晶表面尺寸非常小， 有文献表明，小尺寸的外延生长面有助于降低缺陷密度，本发明中的小尺寸单晶表面可W 在材料生长初期就减少缺陷的产生，从而降低缺陷密度。其次，由于生长面在孔的底部，孔 的侧壁均为介质层，孔在一定程度上对位错具有过滤作用，半导体材料中的位错在传播到 孔的侧壁时终止，无法继续传播，从而降低缺陷密度。当孔具有一定的深度W后，会将底部 生长产生的缺陷全部过滤，最终形成无缺陷的半导体晶体。同时，所述孔上方的空腔会促使 半导体材料横向的生长，限制纵向生长，并且空腔的横向尺寸远远大于孔的横向尺寸，最终 形成大面积的半导体薄膜材料。最后，本发明中所用生长半导体材料的方法为选择性生长， 使用运种生长方法时，半导体材料只能在晶体表面生长而无法在介质层表面生长，结合上 述衬底的结构，实现在小尺寸单晶表面W及深孔中的生长。在运种方法时，介质层的主要作 用在于限制半导体材料在某个方向上的生长，或者支撑衬底的结构。
【附图说明】
[0018] 图1为一种微纳加工衬底孔和腔的45度仰视示意图。
[0019] 图2为圆柱体的微纳加工衬底的剖面图。
[0020] 图3为立方体的微纳加工衬底的轴侧图。
[0021] 图4为一种孔的底面的外接圆示意图，图中阴影部分表示孔的底面。 阳022] 图5为一种底面中包含介质层表面的底面的示意图。
[0023] 图6为一种具有不规则孔和腔的微纳加工衬底的剖面图。
[0024] 图7为一种具有不垂直于腔底面的孔的微纳加工衬底的剖面图。
[0025] 图8为一种具有梯形剖面的孔的微纳加工衬底的剖面图。 阳0%] 图9为侧壁为直线互相平行，侧壁垂直于基底，孔底面平行于基底的深宽比示意 图。
[0027] 图10为侧壁为直线互相平行，侧壁不垂直于基底，孔底面平行于基底的深宽比示 意图。
[0028] 图11为侧壁不为直线互相平行，侧壁不垂直于基底，孔底面平行于基底的深宽比 示意图。
[0029] 图12为侧壁不全为直线互相不平行，侧壁不垂直于基底，孔底面平行于基底的深 宽比示意图。
[0030] 图13为侧壁不全为直线互相不平行，侧壁不垂直于基底，孔底面不平行于基底的 深宽比示意图。
[0031] 图中，1为孔，11为晶体生长面，12为介质层表面；2为腔，21为腔上的开口；d为孔 底面外接圆的直径；h为孔的深度；hi为孔的较大深度，h2为孔的较小深度。
【具体实施方式】
[0032] 本发明中所用术语"介质层表面"特指在半导体选择性生长时，半导体材料无法在 其上生长的表面，为本领域常用的技术术语。介质层材料的性能比较特殊，半导体材料无 法在其表面形核或生长，或者形核速率和生长速率十分缓慢，与半导体材料在单晶表面的 形核速率和生长速率相比可W忽略。通常情况下，介质层材料为非晶态的绝缘体材料，如 Si〇2,SiN,HfO等。
[0033] 在半导体材料生长过程中，半导体材料会通过形成位错等缺陷来降低整个半导体 材料中的能量，上述位错具有一定的方向，在产生后，会随着半导体材料的生长沿着固定的 方向传播，当半导体材料在一个特殊结构的衬底上选择性