提高垂直导电结构 SiC MOSFET沟道迁移率的方法
【技术领域】
[0001]本发明涉及微电子技术领域，尤其涉及一种提高垂直导电结构SiC MOSFET沟道迀移率的方法。
【背景技术】
[0002]SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiC功率器件金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor, M0SFET)的研发始于20世纪90年代，其具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
[0003]然而，目前SiC功率MOS器件栅介质的主要材料为热氧化生成的S12，但SiC和Si02的接触界面质量较差，高密度的界面态和界面粗糙导致器件沟道迀移率和导通电阻严重退化，甚至使基于SiC的器件的性能还达不到基于Si的器件的性能。虽然经工艺改进，在退火过程中通入氮化物成分，可以部分减少界面态，但对于氧化过程中SiC和S12界面处的C原子络合物问题不能根本性的解决，也使得SiC的沟道迀移率一直很低，严重制约着SiC功率器件的发展。
【发明内容】
[0004]本发明的目的是针对现有技术的缺陷，提供一种提高垂直导电结构SiC MOSFET沟道迀移率的方法，能够抑制氧化过程中SiC和S12的接触界面C原子络合物产生的缺陷对界面态和迀移率的影响，从而提高器件的性能。
[0005]为实现上述目的，本发明提供了一种提高垂直导电结构SiC MOSFET沟道迀移率的方法，包括:
[0006]在N+ SiC衬底上经过外延工艺形成MOSFET的N漂移区；
[0007]在N漂移区内经过注入工艺形成MOSFET的源区；
[0008]对已形成所述源区的SiC外延片的外延表面在200°C下进行紫外线氧化；
[0009]RCA清洗，使得在所述外延表面形成Si界面结构；
[0010]将所述SiC外延片在300°C氧气气氛中进行等离子体增强化学气相淀积PECVD预处理，将所述外延表面的Si界面结构氧化成S12界面层；
[0011]在所述S12W面层上进行氧化淀积和退火，形成隔离介质层；
[0012]制备多晶硅栅极和源、漏金属电极，从而形成所述垂直导电结构SiC MOSFETo
[0013]优选的，所述对已形成所述源区的SiC外延片的外延表面在200°C下进行紫外线氧化具体为:
[0014]在200°C的氧气气氛中，SiC外延片的外延表面进行紫外线处理，使所述SiC外延片的表面进行预氧化，形成S1jP C的氧化物。
[0015]优选的，所述将所述SiC外延片在300°C氧气气氛中进行PECVD预处理具体为:
[0016]将所述SiC外延片放入PECVD设备中，在300°C下通入氧气60秒，将所述外延表面氧化成l_2nm的S12W面层。
[0017]进一步优选的，所述在N+ SiC衬底上经过外延工艺形成MOSFET的N漂移区具体为:
[0018]将所述N+ SiC衬底置于外延设备中；
[0019]在1570°C，10mbar条件下进行外延层生长；其中，反应气体硅烷、丙烷，掺杂源为液氮；
[0020]持续一段反应时间，得到厚度为8-9 μ m，掺杂浓度为IX 1015cm 3-2 X 115Cm 3的氮离子掺杂的N外延层。
[0021]优选的，所述注入工艺包括:
[0022]N漂移区上进行铝离子选择性注入，注入温度为650°C，形成深度为0.5 μ m，掺杂浓度为3 X 118Cm 3的P阱;
[0023]在P阱区域内进行氮离子选择性注入，注入温度为650°C，形成深度为0.2 μπι，掺杂浓度为I X 119Cm 3的N+源区。
[0024]进一步优选的，在形成N+源区之后还包括:
[0025]在P阱区域内进行铝离子选择性注入，注入温度为650°C，形成深度为0.2 μπι，掺杂浓度为2 X 119Cm 3的P +欧姆接触区。
[0026]优选的，所述在所述S12W面层上进行氧化淀积和退火，形成隔离介质层具体为:
[0027]在300°C下通入氧气和硅烷，采用PECVD的方法在所述S12W面层之上淀积10nm的 S1Jl;
[0028]再在800°C的氧气气氛下进行退火，所述退火的时间为60分钟。
[0029]优选的，所述RCA清洗具体包括:
[0030]将所述SiC外延置于90°C的SPM溶液中清洗15分钟，冲去离子水；
[0031 ] 在DHF溶液中清洗30秒，冲去离子水；
[0032]在70 °C的SCl溶液中清洗10分钟，冲去离子水；
[0033]再在70°C的SC2溶液中清洗10分钟，冲去离子水，并甩干；
[0034]其中，所述SPM溶液为浓硫酸和过氧化氢的混合溶液；所述DHF溶液为浓度为
0.5% -2%的氢氟酸溶液；所述SCl溶液为氨水、过氧化氢和去离子水的混合溶液；所述SC2为盐酸、过氧化氢和去离子水的混合溶液。
[0035]本发明实施例提供的提高垂直导电结构SiC MOSFET沟道迀移率的方法，通过栅氧之前进行紫外线氧化和RCA清洗，使SiC界面呈现Si界面结构，再采用PECVD预处理，将Si界面结构氧化成S12界面层，从而与后续工艺的栅氧化层形成良好的界面接触，同时将界面的C原子氧化形成气体排出，彻底解决了 SiC和S12的接触界面C原子络合物产生的缺陷造成的界面态高和迀移率低的问题，能够有效的提高器件的性能。
【附图说明】
[0036]图1为本发明实施例提供的一种提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法流程图；
[0037]图2为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之一；
[0038]图3为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之二 ；
[0039]图4为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之三；
[0040]图5为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之四；
[0041]图6为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之五；
[0042]图7为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之六；
[0043]图8为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之七；
[0044]图9为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之八；
[0045]图10为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之九。
【具体实施方式】
[0046]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0047]首先需要说明的是，本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法，可以用于各种垂直导电结构的SiC MOSFET的制程工艺中，具体可以包括但不限于:垂直双扩散金属氧化物半导体场效应管(vertical double-diffusedMOSFET, VDMOSFET)、垂直沟道 V 形槽金属氧化物半导体(vertical-channel V-grooveM0SFET，VVM0SFET)、U 形槽金属氧化物半导体(U-shaped groove MOSFET，UM0SFET)等。虽然在本实施例下述具体工艺过程示意图中是以VDMOSFET为例进行说明，但并非限定本实施例提供的提高沟道迀移率的方法仅适用于VDMOSFET的工艺制程中。
[0048]图1为本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法流程图。图2-图10为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图。下面以图1为例，并结合图2-图10，对本发明的提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法进行详细说明。
[0049]如图1所示，本发明实施例的提高垂直导电结构SiC MOSFET沟道迀移率的方法包括:
[0050]步骤110，在N+ SiC衬底上经过外延工艺形成MOSFET的N漂移区；
[0051]具体的，如图2所示，N+ SiC衬底I上经过外延工艺形成N漂移区2。
[0052]以N型VDMOS的制造工艺为例，外延工艺的具体工艺条件为:温度为1570°C，压力为lOOmbar，反应气体是娃烧和丙烧，载运气体为纯氢气，杂质源为液态氮气。形成的N漂移区的外延层厚度为8-9 μ m，掺杂浓度为I X 115Cm 3?2 X 10 15cm 3。
[0053]步骤120，在N漂移区内经过注入工艺形成MOSFET的源区；
[0054]具体的，在形成源区之前，首先需要形成阱区。
[0055]阱区的制备可以通过在氮离子掺杂的N漂移层上进行多次铝离子选择性注入形成。其中，注入温度为650°C，形成深度为0.5μπι，掺杂浓度为3Χ 118Cm 3的P阱3，如图3所示；
[0056]其具体工艺过程可以包括:通过低压热壁化学气相沉积法在SiC外延片表面沉积一层厚度为0.2 μπι的S12层，然后再沉积厚度为I μπι的Al来作为P阱离子注入的阻挡层，通过光刻和刻蚀来形成P阱注入区；在650°C的环境温度下对P阱注入区进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97X 113Cm 2、4.69X 113Cm \3.27X 1013cm 2^P 2.97X10 13Cm2的铝离子注入到 P 阱注入区，形成深度为0.5 μ m，掺杂浓度为3 X 118Cm 3的P阱3 ;采用RCA清洗标准进行表面清洗，烘干后制作C膜保护；然后在1700?1750°C氩气氛中进行离子激活退火lOmin。
[0057]在形成P阱3之后，在P阱3内进行多次氮离子选择性注入，注入温度为650°C，形成深度为0.2 μ??,掺杂浓度为I X 119Cm 3的N+源区4，如图4所示。
[0058]其具体工艺过程可以包括:通过低压热壁化学气相沉积法在碳化硅片正面沉积一层厚度为0.2 μπι的S1Jl，然后再沉积厚度为I μπι的Al来作为N+源区离子注入的阻挡层，通过光刻和刻蚀来形成N+源区注入区；在650°(:的环境温度下对N+源区注入区进行两次氮离子注入，先后采用80keV、30keV的注入能量，将注入剂量为3.9X 114Cm 2、
1.88 X 114Cm 2，注入到N+源区注入区，形成深度为0