半导体衬底及其减薄方法
【技术领域】
[0001]本发明属于半导体制造工艺技术领域，尤其涉及一种半导体衬底及其减薄方法。
【背景技术】
[0002]随着半导体技术的发展，为了获得更佳的参数和功能，芯片厚度的超薄化是目前特殊器件的一个趋势。减薄可以使芯片达到一定的厚度，满足划片、压焊和封装工艺的要求，同时去除背面的氧化层和扩散层，保证芯片焊接时背面的良好接触性，减少接触电阻和寄生效应。通常，在VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)、IGBT (绝缘栅双极型晶体管)、三维集成电路(3DIC)及微机电系统(MEMS)等器件中，当硅片正面完成器件结构后，为了得到合适的导通电阻、饱和压降、耐压，均需要在硅片背面进行减薄处理至特定的厚度之后，在硅片上进行其他半导体工艺从而形成特殊的器件结构。
[0003]但在实际工艺中，当硅片减薄至100 μπι以下时，硅片变形非常严重，无法加工后道工艺。为了解决超薄片的加工问题，基本采用Taiko工艺和键合贴片工艺。Taiko工艺是指对硅片进行研削时，保留硅片外围的边缘部分(约3_左右)，只对硅片内进行研削薄型化，以此可降低薄型硅片的搬运风险和减少翘曲。但Taiko工艺设备昂贵且不满足常规光刻等工程的工艺和设备需求，因此较多采用键合贴片工艺。
[0004]键合贴片工艺，是指将完成前道工艺的硅片12通过特制胶带11与衬片10贴合。为了保证后道工艺加工过程中设备的匹配性，通常衬片10的尺寸和形状与硅片12完全一致。当衬片和硅片的贴片过程完全对准时，衬片10和硅片12的所有边沿全部重合，如图1所示。但由于硅片10和衬片12之间本身存在的尺寸差距以及贴片过程中的对准误差，常常导致衬片10和硅片12不能完全对齐，如图2所示。在图2中，硅片12由于对偏或尺寸大于衬底10，硅片12超出衬片10的尺寸为a，或者，硅片12由于对偏或尺寸小于衬底10，硅片12未覆盖住衬片10的尺寸为b，当出现这两种情况后，整个后道的工艺加工过程中，特别在减薄后，在硅片12边沿非常容易出现缺口、裂缝、崩边甚至碎片的异常。
[0005]为了解决键合贴片工艺中硅片和衬片对偏以及尺寸不完全一致的问题，通常是使衬片10的尺寸大于硅片12的尺寸，如图3所示，硅片12的直径为C，衬片10的直径为d，通常衬片10的直径d需要大于硅片12的直径c至少0.5_。但由于半导体制造设备都是按照硅片特定尺寸来设计，绝大部分设备的直径范围误差小于0.5mm，特别是对于精密设备对来说，硅片尺寸的误差范围要求更小，一旦衬片的尺寸大于设备所能容许的最大尺寸范围将无法加工。
[0006]如何通过改进硅片减薄工艺方法，在达到器件所需要的厚度并实现器件结构的同时，使硅片减薄工艺和设备达到最佳的匹配，减少缺口、裂缝、崩边甚至碎片的异常是本领域技术人员亟待解决的问题。
【发明内容】
[0007]本发明的目的在于提供一种半导体衬底及其减薄方法，以使硅片减薄工艺和设备达到最佳的匹配，减少缺口、裂缝、崩边甚至碎片的异常。
[0008]为解决上述技术问题，本发明提供一种半导体衬底减薄方法，包括:
[0009]提供一半导体衬底，所述半导体衬底的正面形成有器件结构；
[0010]在所述半导体衬底的正面的边缘形成开口区；
[0011]将所述半导体衬底的正面与一衬片贴合；
[0012]将所述半导体衬底的背面减薄，减薄后的半导体衬底的厚度小于或等于所述开口区的深度；以及
[0013]将减薄后的半导体衬底与衬片分离。
[0014]可选的，所述开口区的深度小于或等于减薄前的半导体衬底的厚度。
[0015]可选的，在所述半导体衬底的正面的边缘形成开口区的步骤包括:
[0016]通过匀胶工艺在所述半导体衬底的正面形成光刻胶层，并去除所述半导体衬底正面的边缘区域的光刻胶层形成窗口区；
[0017]以所述光刻胶层为掩膜对所述半导体衬底的正面进行刻蚀，再去除所述光刻胶层，在所述半导体衬底正面的边缘区域形成所述开口区。
[0018]可选的，通过洗边工艺去除所述半导体衬底正面的边缘区域的光刻胶层，或者，通过曝光以及显影工艺去除所述半导体衬底正面的边缘区域的光刻胶层。所述曝光是边缘曝光或利用仅有半导体衬底边缘区域打开的光刻版进行曝光。
[0019]可选的，采用激光去除边缘区域的半导体衬底形成所述开口区，或者，采用砂轮去除边缘区域的半导体衬底形成所述开口区。
[0020]可选的，所述开口区的宽度范围为I?5mm。
[0021]可选的，将所述半导体衬底的正面与一衬片贴合的步骤包括:
[0022]在所述半导体衬底的正面形成粘合层，所述粘合层暴露所述开口区；
[0023]将具有所述粘合层的半导体衬底与所述衬片贴合在一起。
[0024]可选的，将所述半导体衬底的背面减薄后，进行半导体衬底背面器件的加工过程。
[0025]可选的，对所述半导体衬底的背面减薄时，距离所述开口区预定距离时减薄的速率减小。
[0026]可选的，将所述半导体衬底的背面减薄后，对减薄后的半导体衬底进行湿法腐蚀。
[0027]可选的，通过退火、低温加热或紫外加热的方式将减薄后的半导体衬底与衬片分离，所述退火、低温加热或紫外加热的温度范围为150?300摄氏度。
[0028]可选的，所述半导体衬底正面的器件结构是MOSFET、IGBT, MEMS3DIC或BJT。
[0029]本发明还提供一种半导体衬底，所述半导体衬底的正面形成有器件结构，所述半导体衬底的正面的边缘形成开口区。
[0030]可选的，所述开口区的宽度范围为I?5mm，所述开口区的深度范围为10?1000 μmD
[0031]与现有技术相比，在本发明提供的半导体衬底减薄方法中，在半导体衬底的正面的边缘形成开口区，减薄后的半导体衬底的厚度小于或等于所述开口区的深度，如此，当半导体衬底和衬片的尺寸一致时，二者完全对齐，不会出现任何异常，即便半导体衬底与衬片之间存在尺寸差距或者贴片过程发生对准误差，开口区环绕的半导体衬底的中心区域也不会受影响，可避免减薄后的半导体衬底的边沿出现缺口、裂缝、崩边等异常。
【附图说明】
[0032]图1是传统的键合贴片工艺中衬片和硅片尺寸一致且贴片时完全对准的示意图；
[0033]图2是传统的键合贴片工艺中衬片和硅片尺寸一致但贴片时对偏的示意图；
[0034]图3是传统的键合贴片工艺中衬片尺寸大于硅片时的示意图；
[0035]图4是本发明一实施例的半导体衬底减薄方法的流程示意图；
[0036]图5是本发明一实施例的半导体衬底的结构示意图；
[0037]图6是本发明一实施例中形成光刻胶层后的结构示意图；
[0038]图7是本发明一实施例中形成开口区后的结构示意图；
[0039]图8是本发明一实施例中形成粘合层后的结构示意图；
[0040]图9是本发明一实施例中半导体衬底与衬片粘合后的结构示意图；
[0041]图10是本发明一实施例中半导体衬底背面减薄后的结构示意图；
[0042]图11是本发明一实施例中半导体衬底与衬片分离后的结构示意图。
【具体实施方式】
[0043]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0044]在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
[0045]参见图4所示，本发明实施例提供一种半导体结构减薄方法，包括如下步骤:
[0046]Sll:提供一半导体衬底，所述半导体衬底的正面形成有器件结构；
[0047]S12:在半导体衬底的正面的边缘形成开口区；
[0048]S13:将半导体衬底的正面与一衬片粘合；
[0049]S14:将半导体衬底的背面减薄，减薄后半导体衬底的厚度小于等于开口区的深度；
[0050]S15:将减薄后的半导体衬底与衬片分离。
[0051]下面结合图4至图11对本发明的半导体结构及其减薄方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0052]如图5所示，首先，提供一完成前道工艺的半导体衬底100。其中，所述半导体衬底100可以是硅衬底、锗硅衬底、II1- V族元素化合物衬底，也可以是本领域技术人员公知的其他半导体材料衬底。本实施例中采用的是硅衬底，所述硅衬底已经按照半导体流程完成正面的器件结构，并且，该硅衬底的背面尚未经过减薄工艺。所述正面的器件结构可以是MOSFET (金属氧化物半导体场效应晶体管)、IGBT (绝缘栅双极型晶体管)、BJT (双极型晶体管)等器件，其可通过光刻、刻蚀、掺杂、退火、金属布线、钝化等工艺形成，此为本领域技术人员所熟知的内容，此处不再赘述。
[0053]如图6所示，接着，对半导体衬底100的正面进行匀胶工艺以在其正面形成光刻胶层110，并去除半导体衬底100正面边缘区域的光刻胶层形成窗口区110a。所述光刻胶层110的厚度可由后道刻蚀选择比决定，本实施例中，所述光刻胶层110的厚度为I?20 μπι。发明人发现，所述窗口区IlOa的宽度越大，后续该半导体衬底100越不容易与设备接触，越不容易出现缺口、裂缝、崩边甚至碎片的异常，但还考虑到，窗口区IlOa不适宜占用器件区，综合上述因素，窗口区IlOa的宽度优选为I?5mm。
[0054]本实施例中，通过洗边工艺去除所述半导体衬底100正面边缘区域的光刻胶层形成窗口区110a，所述洗边(EBR)工艺是指进行匀胶后，采用边角清洗液对半导体衬底100的边